SU1735870A1 - Статистический анализатор - Google Patents
Статистический анализатор Download PDFInfo
- Publication number
- SU1735870A1 SU1735870A1 SU884362674A SU4362674A SU1735870A1 SU 1735870 A1 SU1735870 A1 SU 1735870A1 SU 884362674 A SU884362674 A SU 884362674A SU 4362674 A SU4362674 A SU 4362674A SU 1735870 A1 SU1735870 A1 SU 1735870A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- trigger
- analyzer
- control unit
- Prior art date
Links
Landscapes
- Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
Abstract
Изобретение относитс к измери- тельногрегистрирующей технике и может примен тьс в масс-спектрометрах о- Цель изобретени - повышение быстродействи и точности. Анализатор содержит генератор 1 тактовых импульсов, преобразователи 3, врем - код, регистратор 6,.блок 2 управлени , мультиплексор 5 В анализаторе накапливаютс данные за исключением информации в перекрывающихс участках спектров, что позвол ет увеличить интенсивность источника ионов и тем самым уменьшить врем t необходимое дл получени усредненных результатов с заданной точностью. 1 3„П. ф-ЛЫ, 3 ИЛ.
Description
со ел
00
(Риг. 2
Изобретение относитс к измерительно-регистрирующей технике и может быть использовано в дерной физике и масс-спектрометрии.
Целью изобретени вл етс повышение быстродействи и точности.
На фиГо1 приведена структурна схема анализатора на фиг.2 - принципиальна схема блока управлени j на фиг.З - временна диаграмма перекрыти спектров.
Анализатор (фиг„1) содержит генератор 1 тактовых импульсов, блок 2 управлени , преобразователи 3, врем - код (ПВК), мультиплексор 5, регистратор 6„ Блок 2 управлени содержит триггеры 7-1 элементы ИЛИ 15 и 16, элементы ИЛИ-НЕ ,элементы ИЛИ-И-НЕ 22,23.
Анализатор работает следующим образом.
Предположим, что интервал между двум стартовыми сигналами больше полной ширины спектра Ј „ В этом случае при поступлении сигнала запуска на выходе блока 2 управлени формируетс уровень логической единицы . и счетчик первого ПВК 3 переводитс в режим счета о После каждого сигнала останова формируютс импульсы записи информации в регистры первого и второго ПВК 3 и . Одновременно импульсом на выходе блока 2 управлени начинаетс перезапись информации из регистра первого ПВК 3 в регистратор 6. Описанна процедура повтор етс после каждого сигнала останова. После переполнени счетчика,ПВК 3 на его выходе формируетс импульс,, который поступает на вход блока 2 управлени и анализатор возвращаетс в исходное состо ние
Если в определенный момент развертки спектра поступает еще один сигнал запуска, то на выходе сигнала перекрыти спектров блока 2 управлени также по вл етс уровень логической единицы, и счетчик второго также переводитс в режим счета ,
На фиГоЗ интервал Ј , формируемый первым ПВК 3 обозначен цифрой 1, вторым ПВК - цифрой 2„ При этом после момента (t, +Ј) информаци в регистратор уже поступает из регистра ПВК kf Рассмотрим работу анализа тора, когда в момент перекрыти спекров формируетс еще один импульс 7358704
запуск „На фиг.З этот момент обозначен t. (В момент t на выходе сигна-; ла переключени измерений блока 2 управлени устанавливаетс уровень логической единицы). После прихода , очередного импульса запуска в момент t.
10
15
.f в течение первого такта гененера- тора 1 осуществл етс сброс ПВК 2 в исходное состо ние, во втором такте производитс его перезапуск. Поскольку на сброс затрачиваетс один такт, то счетчики ПВК начинают счет не с нулевого, а с единичного состо ни .
Ф
5
ормула изобрет е н и 1. Статистический анализатор, со- держащий первый преобразователь времени - код, регистратор, генератор тактовых импульсов и блок управлени , причем входы запуска и останова блока управлени вл ютс одноименными входами анализатора, выход генератора тактовых импульсов соединен с тактовыми входами блока управлени и первого преобразовател врем - код, выход окончани преобразовани которого соединен с вхо- дом сброса блока управлени , выхо0 ды сигналов запуска и останова которого соединены соответственно с входами запуска и останова первого преобразовател врем - код, отличающийс тем, что,с целью
e повышени быстродействи и точности в него введены второй преобразователь врем - код и мультиплексор, причем - выход сигнала перекрыти спектров блока управлени соединен с входом
0 запуска второго преобразовател
врем - код, тактовый вход, вход останова и выход окончани преобразовани которого соединены соответственно с выходом генератора такто5 вых импульсов, выходом сигнала останова блока управлени и входом установки в начальное состо ние блока управлени , выход сигнала переключени измерени которого соединен с
0 управл ющим входом мультиплексора, первый, второй информационные входы и выход которого соединены соответственно с информационными выходами первого, второго преобразовател
5 врем - код и информационным входом . регистратора, вход разрешени запи- си которого соединен с выходом разрешени регистрации блока управлени .
э 1
2„ Анализатор по По1, отличающий с тем, что блок управлени содержит восемь триггеров, два эле- . мента ИЛИ, п ть элементов ИЛИ-НЕ и лва элемента ИЛИ-И-НЕ, причем тактовый вхол первого триггера соединен с тактовыми входами второго и третьего триггеров и вл етс тактовым входом блока, пр мой выход первого триггера соединен с первым входом первого элемента ИЛИ-НЕ и вл етс выходом сигнала запуска блока, выход первого элемента ИЛИ-НЕ соединен с входом установки в 1 четвертого триггера, пр мой выход которого соединен с информационным входом первого триггера, и первым входом второго элемента ИЛИ-НЕ, выход которого соединен с входом установки в О п того триггера, пр мой выход которого соединен с вторым входом первого
элемента ИЛИ-НЕ и вл етс выходом игнала переключени измерений бло- ка, тактовый вход четвертого -триггера соединен с тактовыми входами п того , шестого и седьмого триггеров и вл етс входом останова блока, пр мой выход шестого триггера соединен с первым входом первого элемента ИЛИ- И-НЕ, информационным входом второго триггера и вторым входом второго элемента ИЛИ-НЕ, инверсный .выход четвертого триггера соединен с первыми входами первого элемента ИЛИ и третьего элемента ИЛИ-НЕ и вторым входом первого элемента ИЛИ-И-НЕ, третий вход которого соединен с вторым входом первого элемента ИЛИ, информационным входом и инверсным выходом п того триггера и первым входом четвертого элемента ИЛИ-НЕ, выход которого соединен с входом установки в 1м шестого триггера, информацион35870
ный вход которого соединен с выходом первого элемента ИЛИ-И-НЕ, выход пер1 вого элемента ИЛИ соединен с информационным входом четвертого тригге- 5 ра, вход установки в О которого соединен с выходом третьего элемента ИЛИ-НЕ, второй вход которого вл етс входом сброса блока, инверсный JQ выход первого триггера соединен с первым входом второго элемента ИЛИ- И-НЕ и первым входом второго элемента ИЛИ, выход которого соединен с входом установки в О седьмого 15 триггера, а второй вход соединен с вторым входом элемента ИЛИ-И-НЕ и инверсным выходом второго триггера, пр мой выход которого соединен с вторым входом четвертого элемента ИЛИ- 2Q HF. и вл етс выходом сигнала перекрыти спектров блока, инверсный выход шестого триггера соединен с первым входом п того элемента ИЛИ-НЕ, выход которого соединен с входом 2$ установки в О шестого триггера, а второй вход вл етс входом установки в начальное состо ние блока, информационный вход седьмого триггера соединен с шиной нулевого потенциала, а инверсный выход соединен с третьими входами первого и четвертого элементов ИЛИ-НЕ, третий вход второго элемента ИЛИ-И-НЕ вл етс входом останова блока, а выход соединен с тактовым входом восьмого триггера и 35 вл етс выходом сигнала разрешени регистрации блока, информационный вход, вход установки в О и выход восьмого триггера соединены соответ-, ственно с шиной нулевого потенциала, 40 инверсным выходом третьего триггера и информационным входом третьего триггера, выход которого вл етс выходом сигнала останова блока.
30
Claims (1)
- 35 является выходом сигнала разрешения регистрации блока, информационный вход, вход установки в "О" и выход восьмого триггера соединены соответ-, ственно с шиной нулевого потенциала,40 инверсным выходом третьего триггера и информационным входом третьего триггера, выход которого является выходом сигнала останова блока.1735870Фи.г.1I I ι ιιί1 4 Ы
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884362674A SU1735870A1 (ru) | 1988-01-11 | 1988-01-11 | Статистический анализатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884362674A SU1735870A1 (ru) | 1988-01-11 | 1988-01-11 | Статистический анализатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1735870A1 true SU1735870A1 (ru) | 1992-05-23 |
Family
ID=21349324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884362674A SU1735870A1 (ru) | 1988-01-11 | 1988-01-11 | Статистический анализатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1735870A1 (ru) |
-
1988
- 1988-01-11 SU SU884362674A patent/SU1735870A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР V 435M49/2J, кл, с Об F 15/36, 1988. ( СТАТИСТИЧЕСКИЙ АНАЛИЗАТОР * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0277638B1 (en) | Successive period-to-voltage converting apparatus | |
SU1735870A1 (ru) | Статистический анализатор | |
JPH0455272B2 (ru) | ||
SU1381496A1 (ru) | Устройство дл возведени в квадрат | |
SU1328789A1 (ru) | Устройство дл измерени временных интервалов | |
SU1541481A1 (ru) | Стробоскопический анализатор формы оптических повтор ющихс сигналов | |
SU1196908A1 (ru) | Устройство дл определени среднего значени | |
SU1368852A1 (ru) | Устройство дл измерени временных интервалов | |
SU1238194A1 (ru) | Умножитель частоты | |
SU748271A1 (ru) | Цифровой частотомер | |
SU1298678A1 (ru) | Цифровой частотомер | |
SU752797A1 (ru) | Программируемый преобразователь код-временной интервал | |
SU1480127A1 (ru) | Устройство аналого-цифрового преобразовани | |
SU935815A2 (ru) | Цифровой фазометр мгновенных значений | |
JPH0527907B2 (ru) | ||
SU922820A1 (ru) | Устройство для регистрации однократных процессов | |
SU966661A1 (ru) | Измеритель временных интервалов | |
SU1223168A1 (ru) | Измеритель переходной характеристики четырехполюсника | |
SU455244A2 (ru) | Устройство дл обработки информации | |
SU1328762A1 (ru) | Цифровой фазометр мгновенных значений | |
SU1406498A1 (ru) | Анализатор иинтенсивности импульсных помех | |
SU1541782A1 (ru) | Устройство дл преобразовани кодов | |
SU658509A1 (ru) | Устройство дл контрол логических блоков | |
SU1538140A1 (ru) | Анализатор напр жени | |
SU786009A2 (ru) | Управл емый делитель частоты |