SU1735849A2 - Многоканальное устройство приоритета дл подключени к общей магистрали - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в многомашинных и многопроцессорных вычислительных системах. Цель изобретени  - повышение надежности работы устройства за счет исключени  возможности одновременной выдачи сигналов на считывание и стирание одного и того же сообщени . Достижение цели обеспечиваетс  введением в каждый канал многоканального устройства приоритета дл  подключени  к общей магистрали дешифратора 20 и элемента ИЛИ 16. Устройство позвол ет осуществл ть подключение источников информации к общей магистрали с учетом приоритетов каналов и исключать из межмашинного обмена устаревшие сообщени . 1 ил.

Description

1

GO

сл

00

Јь

со

)

3-

Изобретение относитс  к вычислительной технике, может быть применено в многомашинных и многопроцессорных вычислительных системах, использующих дл  оГмена данными общую магистраль и  вл етс  усовершенствованием изобретени  по авт. св.

Г 1Ь94557.

Известно многоканальное устройств приоритета дл  подключени  к общей магистрали, содержащее сигнальные выходы, каналы, каждый из которых включает запросный вход, элемент И, элемент задержки, формирователь импульсов , информационный выход, генератор импульсов, элемент ИЛИ, выход, триггеры и счетчик, причем в каждом канале выход генератора импульсов соединен с вторым входом п того элемента И, запросный вход соединен с первыми входами первого, второго и п того элементов И, входом сброса счетчика и входом формировател  импульсов , выход которого соединен с первыми входами четвертого элемента и элемента ИЛИ, выход которого соединен с входами сброса первого и второго триггеров, второй вход элемента ИЛИ соединен с выходом четвертого элемента И, второй вход которого соединен с информационным выходом канала и единичным выходом второго триггера , единичный вход которого соединен с выходом третьего элемента И, первый вход которого соединен с выходом элемента задержки, вход которого соединен с выходом второго элемента И, второй вход которого соединен с выходом первого элемента И и единичным входом первого триггера, единичный выход которого соединен с третьим входом второго элемента И, выход п того элемента И соединен со счетным входом счетчика, выход которого  вл етс  выходом канала, первый сигнальный выход устройства соединен с вторыми входами первых элементов И и нулевыми выходами первых триггеров всех каналов. Второй сигнальный выход устройства соединен с вторыми входами третьих элементов И и нулевыми выходами вторых триггеров всех каналов. Третий сигнальный выход устройства соединен с выходами четвертых элементов И всех каналов.

Данное устройство обеспечивает приоритетный доступ к общей магистрали (ПМ) источников информации, фор

15

-4

миру  дл  этого сигналы на информационных выходах каналов, и отсев из очереди на передачу через ОМ источниками информации сообщений, врем  ожидани  которых превысило допустимое , формиру  дл  этого сигналы на выходах каналов.

Сигналы на выходе и информационном

JQ выходе каждого канала формируютс  независимо один от другого, что не исключает их одновременного по влени , а это может привести к тому, что одновременно начнет передаватьс  в ОМ (по сигналу с информационного выхода) сообщение и оно же начнет стиратьс  из  чейки буферной пам ти источника информации (например, ЭВМ). В этом случае за счет разброса во

2Q врем  срабатывани  элементов в ОМ может выдатьс  искаженное сообщение (некоторые разр ды успели стеретьс  а некоторые нет), что приведет к сбою в работе вычислительной системы.

25 Таким образом, недостатком известного устройства  вл етс  низка  надежность.

Цель изобретени  - повышение надежности работы устройства за счет исключени  возможности одновременной выдачи сигналов на считывание и стирание одного и того же сообщени .

Цель достигаетс  тем, что в каждый канал многоканального устрой35 ства приоритета дл  подключени  к общей магистрали дополнительно введены дешифратор и элемент ИЛИ, причем единичный выход второго триггера и выход счетчика соединены

40 соответственно с первым и вторым входами дешифратора, первый выход которого  вл етс  выходом захвата магистрали устройства, а второй и третий выходы дешифратора сое45 динены с входами элемента ИЛИ, выход которого  вл етс  выходом устаревших сообщений устройства. 1

На чертеже изображена структур50 па  схема устройства.

Устройство содержит сигнальные выходы 1-3, каналы А, каждый из которых включает запросный вход 5, элементы И 6 - 10, элемент 11 за30

55

держки, формирователь 12 импульсов, выход 13 захвата магистрали устройства , генератор 1 импульсов, элементы ИЛИ 15 и 16, триггеры 1 и 1Р,

3

счетчик 19, дешифратор 20 и выход 21 устаревших сообщений устройства.

Устройство работает следующим образом,

В исходном состо нии триггеры 17 и 18 и счетчики 19 всех каналов наход тс  в нулевом состо нии, На входы 5 всех каналов k от соответствующих источников информации (например , ЭВМ) поступают сигналы логического нул , что обуславливает нличие сигналов логической единицы (высоких уровней) на первом 1 и втором 2 сигнальных выходах устройства и сигналов логического нул  на выходах 13 и 21 каналов k и третьем сигнальном выходе 3 устройства.

Объединение выходов элементов устройства на первом и втором сигнальных выходах устройства реализуют функцию проводное И, а на тре- тьем сигнальном выходе проводное ИЛИ.

В случайные моменты времени ЭВМ заносит в свои  чейки буферной пам ти сообщени , предназначенные дл  передачи через ОМ. Каждый источник информации подключен через.запросный вход 5, выход 21 и выход 13 к соответствующему каналу (источники информации и ОМ не показаны), При по влении в  чейке буферной пам ти какой,-либо ЭВМ сообщени  на входе 5 соответствующего канала k устройства устанавливаетс  сигнал логической единицы (этот сигнал исчезает при освобождении соответствующей  чейки пам ти).

Далее рассмотрим работу одного из каналов Ь, так как в остальных кналах работа осуществл етс  аналогичным образом.

Единичный сигнал с запросного входа 5 в рассматриваемом канале (например, в первом канале k) поступает на вход элемента И б и открывает элемент И 10, через который на счетчик 19 начнут поступать импульсы с генератора }h импульсов, отсчитыва  врем  ожидани  сообщени  в очереди на передачу через СМ, Единичный сигнал, пройд  через открыты элемент И 6, устанавливает триггер 17 в единичное состо ние, что приво дит к установлению на первом сигналном выходе 1 устройства сигнала логического нул , следовательно, крываютс  элементы И 6 всех каналов 4 (т.е. запросы от ЭВМ на захват ОМ

-

с данного момента времени в уст ройст- ве не фиксируютс ).

После установлени  на единичном , выходе триггера 17 сигнала логической единицы и до момента пропадани  единичного сигнала на выходе элемента И 6 на выходе элемента И 7 будет установлен сигнал логической едиJQ ницы, который, пройд  через элемент 11 задержки и открытый элемент И 8, устанавливает триггер 18 в единичное состо ние. Задержка на элементе 11 задержки в каждом канале устанавли . 5 ваетс  со значением, отличающимс  от задержки на элементе 11 в других каналах на величину интервала времени большую, чем необходимо дл  прохождени  сигнала по элементам 8 и 18

2Q и сигнальному выходу 2 устройства

между двум  наиболее удаленными каналами 4. При этом исключаетс  возможность одновременного подключени  нескольких каналов к ОМ,

25 Сигнал с единичного выхода триг гера 18 поступает на перзый вход дешифратора 20, в результате чего на его первом выходе по вл етс  единичный сигнал, который через выход 1.3 канала А сигнализирует ЭВМ о том, что ОМ захвачена и можно начинать передачу информации Одновременно сигнал логического нул  с нуле юго выхода триггера 18 через сигнальный выход 2 устройства закрывает во всех

35 каналах 4 элементы И 8 и, если одновременно осуществл лись попытки захватить ОМ другими каналами, у которых приоритет ниже (больше врем  задержки сигнала на элементе 11),

40 чем у данного канала 4, то попытки будут блокироватьс .

После того, как ЭВМ, подключенна  к данному каналу г, закончит передачу сообщени , она установит на за4$ просном входе 5 своего канала сигнал логического нул . По отрицательному перепаду уровн  сигнала на запросном входе 5 происходит обнуление счетчика 19 и формирователь 12 импульсов

50 в данном канале А сформирует одиночV ,

ный импульс, который через элемент ИЛИ 15 установит триггеры 17 и 18 этого канала (а через элемент М 9, сигнальный выход 3 устройства и эле- менты ИЛИ 15 менее приоритетных каналов триггеры 17 в этих каналах, где i

осуществл лась одновременна  попытке

захвата ОМ) в нулевое состо ние.

30

Если при поступлении сигнала на запросный вход 5 первого канала k ОМ была зан та другим каналом vt к мог- менту времени Т « Т + Тд, .где Т - ( врем  поступлени  сообщени  в  чейку буферной пам ти I ЭВМ, а ТЛ - допустимое врем  ожидани  сообщени  в очереди на передачу первому каналу А не удалось захватить ОМ, то в этот момент в первом канале на выходе счетчика 19, а следовательно, на втором входе и втором выходе дешифратора 20 по витс  единичный сигнал, который через элемент ИЛИ 16 поступит на вы- хбд 21 первого канала, свидетельству  о том, что сообщение, записанное в  чейку буферной пам ти I ЭВМ, ожидает в очереди на передачу потребителю через ОМ врем , равное допустимому и, следовательно, уже потер ло свою ценность . Передавать такое сообщение через ОМ нецелесообразно, поэтому CHI- нал с выхода 21 первого канала k поступает в I ЭВМ и обеспечивает стирание сообщени  в  чейке буферной пам ти , т.е. ликвидацию за вки на захват ОМ, что приводит к по влению на входе 5 первого канала логического нул .

Отрицательный перепад сигнала на входе- 5 поступает на вход формировател  12 импульсов и он формирует оди«- ночный импульс, который установит триггер 17, через элемент ИЛИ 15, (если он ранее при одновременной попытке захвата ОМ был установлен в единичное состо ние, а канал 4 по , причине своего низкого приоритета все же не захватил ОМ) в нулевое состо ние , а на другие каналы воздействи  не окажет, Так как элемент И 9 закрыт по второму входу сигналом логического нул  с единичного выхода триггера 18.

Если при поступлении сигнала на запросный вход 5 первого канала А ОМ была зан та другим каналом 4, но вскоре освободилась и первый канал захватил ее к моменту времени Т « Tj + Тд, то в этот момент на первом и втором входах дешифратора 20 по в тс  единичные сигналы которые вызовут формирование единичного сигнала на третьем выходе дешифратора

20и через элемент ИЛИ 16, на выходе

21канала, причем на выходе 13 канала единичный сигнал не по витс , что исключает возможность передачи через ОМ устаревшего и возможно искаженного (за счет того, что р д разр дов со

общени  могли быть стерты ,и в таком / виде сообщение выдано в ОМ, как это не исключалось в известном устройст . ве, поскольку сообщение при -выдаче в ОМ одновременно и стиралось, так как одновременно могли выдаватьс  сигналы на информационный выход и выход канала А сообщени .

JQ Таким образом, предлагаемое устройство позвол ет повысить достоверность сообщений, передаваемых через ОМ, т.е. имеет более высокую надежность по сравнению с известным уст15 ройством.

Дес  тимашинна  вычислительна  система на этапе межмашинного обмена работает следующим образом.

Пусть веро тность одновременного

20 по влени  сигналов на выходе 21 (сигнал дл  стирани  сообщени ) и выходе 13 (сигнал дл  передачи сообщени ) в одном канале равна 0,01. Тогда при равноверо тных возможност х по вле25 ни  таких событий в каждом канале, веро тность выдачи искаженного сообщени  в ОМ (по влени  сбо  в работе вычислительной системы) при исполь- зовании базового устройства будет

30 равна 0,1.

При использовании предлагаемого устройства дл  организации межмашинного обмена за счет него искажени  сообщений возникать не будут. Таким образом, использование предлагаемого

35 устройства позвол ет на 10% повысить надежность работы вычислительной системы .

Ф ормула изобретени 

Многоканальное устройство приоритета дл  подключени  к общей магистрали по авт. св. К , отличающеес  тем, что, с целью

повышени  надежности за счет исключени  возможности одновременной выдачи сигналов на считывание и стирание одного и того же сообщени , оно дополнительно содержит дешифратор и

элемент ИЛИ, причем единичный выход второго триггера и выход счетчи-ка соединены соответственно с первым и вторым входами дешифратора, первый выход которого  вл етс  выходом захвата магистрали устройства, а второй и третий выходы дешифратора соединены с входами элемента ИЛИ, выход которого  вл етс  выходом устаревших сообщений устройства.

Claims (1)

1. Формула изобретения

   Многоканальное устройство приори^ тета для подключения к общей магист-. рали по авт. св. К 1594537, о т л ичающееся тем, что, с целью повышения надежности.за счет исключения возможности одновременной выдачи сигналов на считывание и стирание одного и того же сообщения, оно дополнительно содержит дешифратор и элемент ИЛИ, причем единичный выход второго триггера и выход счетчц<<а соединены соответственно с первым и вторым входами дешифратора, первый выход которого является выходом захвата магистрали устройства, а второй и' ' третий выходы дешифратора соединены с входами элемента ИЛИ, выход которого является выходом устаревших сообщений устройства.