SU1730618A1 - Устройство дл сортировки чисел - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в специализированных устройствах обработки информации, предназначенных дл  сортировки массива данного в скольз щей выборке . Цель изобретени  - повышение быстродействи . Устройство содержит N  чеек анализа (ЯА) 1.1.-1.N - апертура скольз щей выборки, N буферных регистров 2, элемент 3 задержки, информационный вход 4, тактовый вход 5, выходы отсортированных чисел 6.1-6.N ЯА. 1 содержит блоки сравнени , регистры, преобразователь кода, коммутатор . К k-му такту в регистрах расположены в пор дке возрастани  N последних поступивших по входу 4 чисел. На k-ом такте происходит удаление числа z, поступившего на (k-N+1)-oM такте, и упор дочение по возрастанию оставшихс  чисел и нового, только что поступившего числа у. 2 ил. (Л С

Description

VI CJ О

о

00

Изобретение относитс  к вычислительной технике и может быть использовано в специализированных устройствах обработки информации, предназначенных дл  сортировки массива данных в скольз щей выборке.

Цель изобретени  - повышение быстродействи .

На фиг. 1 приведена схема устройства; на фиг. 2 - схема  чейки анализа.

Устройство содержит N  чеек анализа 1.1-1.N, где N - апертура скольз щей выборки , N буферных регистров 2, элемент 3 задержки, информационный вход 4, тактовый вход 5, выходы отсортированных чисел 6.1-6.N. Ячейка анализа 1 содержит блоки 7 и 8 сравнени , регистры 9 и 10, преобразователь 11 кода, коммутатор 12.

К k-му такту в регистрах 10 расположены в пор дке возрастани  N последних по- ступивших по входу 4 чисел. На k-ом такте происходит удаление числа z, поступившего на (k-N+1)-OM такте, и упор дочение по возрастанию оставшихс  чисел и нового, только что поступившего числа у.

Устройство работает следующим образом .

Текуща  апертура Л длины N и предшествующа  апертура Д k - 1 отличаютс 

друг от друга двум  элемента z и у. Предположим , что в (k-1)-OM такте работы мы имеем упор доченную в пор дке возрастани  последовательность {ai}, i 1 ,N значений элементов апертуры Дk- 1- Очевидно, дл  того, чтобы получить в k-ом такте работы упор доченную в пор дке возрастани  последовательность {а } значений элементов апертуры Д , необходимо удалить значени  элемента z из последовательности {ai} и скорректировать ее и ввести в скорректированную последовательность соответствующим образом значение элемента у.

Дл  того, чтобы удалить значение z из последовательности {ai}, необходимо найти крайний правый элемент асе, равный z, его удалить, а все элементы, расположенные слева, сдвинуть на одну позицию вправо, а в первый элемент записать 0, т.е. реализо- вать следующую операцию:

а

аи, если ai z; а если а: z; а0 0, i 1,N.

В результате выполнени  операции (1) получаем упор доченную в пор дке возрастани  последовательность {ai} значений апертуры Д | 1 без значени  элемента z.

Затем необходимо ввести соответствующим образом в последовательность {ai1} значение элемента у. Дл  этого необходимо

найти крайний правый элемент а К последовательности {ai}, который небблыие значени  у, и этот элемент и все элементы, расположенные от него слева, сдвинуть влево на одну позицию, а на место элемента

aft записать значение у, т.е. реализовать выполнение операции

aj1 , если ai у;

ан-ч1, если ан-1 у;

у - в противном случае

(2);

3N+1 М,

где М - максимально возможное значение отсчетов сигнала.

В результате последовательного выполнени  операций (1) и (2) получим значени  элементов упор доченной в пор дке возрастани  последовательности {ai } значений элементов текущей апертуры А.

Применив суперпозицию выражений (2) и (1) и учитыва , что аи а, получаем

I

аи, если а гл аи у; ai, если а z л а; у;

ai ai, если ai-м z as у; (3) I ан-1, если ai+1 z л ai+i у y, в противном случае;

а0 0, аы+1 М.

Таким образом, выражение (3) описывает закон рекуррентного формировани  элементов упор доченной последовательности значений элементов текущей апертуры Ak на основе полученной на предыдущем этапе упор доченной последовательности значений элементов предшествующей апертуры А 1.

Число у поступает в  чейки анализа с входа 4, число z - с выхода N-ro буферного регистра. Блоки 7 и 8 сравнени  i-й  чейки анализа 1.1 сравнивают число ai и z и ai и у, результаты сравнени  z и у с аи и с ai+i поступают от смежных  чеек 1.1-1 и 1,1+1, Преобразователь 11 кода вырабатывает управл ющие сигналы дл  коммутатора 12, который обеспечивав запись в регистр 9 одного из значений аи, ai, ai+1, у в соответствии с выражением (3).

Дл  повышени  надежности и исключени  сбоев при переходных процессах тактовым сигналом, задержанным элементом 3 задержки, происходит перезапись информации из регистров 9 в регистры 10. Тем же сигналом происходит сдвиг чисел, хран щихс  в буферных регистрах 2.

Claims (1)

1. Формула изобретени  Устройство дл  сортировки чисел, содержащее N последовательно соединенных буферных регистров и N  чеек анализа, где N - апертура скольз щей выборки, кажда   чейка анализа содержит два регистра, первый блок сравнени  и коммутатор, причем в каждой  чейке анализа первые информационные входы и выходы первого регистра соединены с входами соответственно первой и второй групп первого блока сравнени  и с информационными входами соответственно первой и второй групп коммутатора, выход первого регистра j-й  чейки анализа, где j 2, 3 N, соединены с информационными входами третьей группы коммутатора 0-1)-й  чейки анализа, выходы первого регистра i-й  чейки анализа (1 1,2, ..., N)  вл ютс  выходами i-ro отсортировочного числа скольз щей выборки устройства, выходы N-ro буферного регистра соединены с информационными входами второй группы первой  чейки анализа, отличающее- с   тем, что, с целью повышени  быстродействи , в него введен элемент задержки, а в каждую  чейку анализа - преобразователь кода и второй блок сравнени , причем в каждой  чейке анализа выходы первого и второго блоков сравнени  соединены соответственно с первым и вторым входами преобразовател  кода, выходы которого соединены с управл ющими входами коммутатора , выходы которого соединены с информационными входами второго регистра, выходы которого соединены с информаци0

   5

   0

   5

   0

   5

   0

   онными входами первого регистра, выходы которого соединены с входами первой группы второго блока сравнени , входы второй группы которого  вл ютс  информационными входами второй группы данной  чейки анализа, выходы первого регистра 0-1)-й  чейки анализа соединены с информационными входами четвертой группы коммутатора j-й  чейки анализа, информационные входы устройства соединены с первыми информационными входами всех  чеек анализа и с информационными входами первого буферного регистра, выходы N-ro буферного регистра соединены с вторыми информационными входами j-й  чейки анализа, выходы первого и второго блоков сравнени  j-й  чейки анализа соединены соответственно с третьим и четвертым входами преобразовател  кода 0-1)-й  чейки анализа, выход первого блока сравнени  (-1)-й  чейки анализа соединен с п тым входом преобразовател  кода j-й  чейки анализа, информационные входы четвертой группы коммутатора первой  чейки анализа и информационные входы третьей группы коммутатора N-й  чейки анализа соединены с входами соответственно минимального и максимального чисел устройства, п тый вход преобразовател  кода первой  чейки анализа подключен к входу логического нул  устройства, третий и четвертый входы преобразовател  кода N-й  чейки анализа подключены к входу логической единицы устройства , тактовый вход устройства соединен с тактовыми входами вторых регистров всех  чеек анализа и через элемент задержки - с тактовыми входами первых регистров всех  чеек анализа и с тактовыми входами всех буферных регистров,