SU1718274A1 - Associative memory - Google Patents
Associative memory Download PDFInfo
- Publication number
- SU1718274A1 SU1718274A1 SU904821212A SU4821212A SU1718274A1 SU 1718274 A1 SU1718274 A1 SU 1718274A1 SU 904821212 A SU904821212 A SU 904821212A SU 4821212 A SU4821212 A SU 4821212A SU 1718274 A1 SU1718274 A1 SU 1718274A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- inputs
- input
- group
- information
- Prior art date
Links
Abstract
Изобретение относитс к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в специализированных системах хранени и цифровой обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах цифровой обработки сигналов в реальном масштабе времени. Целью изобретени вл етс повышение быстродействи устройства за счет обеспечени возможности осуществлени параллельного ассоциативного маскируемого поиска од- новременно по строкам и столбцам ассоциативного накопител . Ассоциативное запоминающее устройство содержит накопитель, в состав которого вход т элементы пам ти с входами с первого по седьмой и с первым и вторым выходами, а также дешифратор адреса, первый и второй блоки регистров опроса и маскировани данных, первый и второй регистры фиксации реакций , первый и второй анализаторы многократного совпадени , первый и второй шифраторы. 4 ил. -5 ЁThe invention relates to computing, in particular, to storage devices, and can be used in specialized storage systems and digital image processing, in associative parallel processors for solving information and logic problems, data search and sorting problems, in digital signal processing devices of time. The aim of the invention is to improve the speed of the device by providing the possibility of performing a parallel associative masked search at the same time along the rows and columns of an associative accumulator. The associative memory device contains a drive, which includes memory elements with inputs from the first to the seventh and with the first and second outputs, as well as the address decoder, the first and second blocks of the polling and data masking registers, the first and second reaction fixation registers, the first and the second multiple match analyzers, the first and second encoders. 4 il. -5 y
Description
Изобретение относитс к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано в специализированных системах хранени и цифровой обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах цифровой обработки сигналов в реальном масштабе времени.The invention relates to computing, in particular, to storage devices, and can be used in specialized storage systems and digital image processing, in associative parallel processors for solving information and logic problems, data search and sorting problems, in digital signal processing devices of time.
Известно ассоциативное запоминающее устройство, содержащее матричный накопитель , первый регистр опроса и, маскировани данных, первый и второй дешифраторы , первую, вторую, третью и чет- . вертую группы элементов И, первую и.A known associative memory device containing a matrix drive, a first poll register, and data masking, first and second decoders, first, second, third, and even. twirling groups of elements And, the first and.
вторую группы элементов ИЛИ, первую и вторую группы индикаторов, первый и второй блоки извлечени многозначного ответа , блок управлени и второй регистр, служащий дл хранени выходной информации 1.the second group of elements OR, the first and second groups of indicators, the first and second blocks of extracting a multivalued response, the control block and the second register used to store the output information 1.
Недостатком этого устройства вл етс недостаточное быстродействие из-за невозможности проведени параллельного ассоциативного поиска одновременно по строкам и столбцам матричного накопител .A disadvantage of this device is the inadequate performance due to the impossibility of carrying out a parallel associative search simultaneously in rows and columns of a matrix accumulator.
Наиболее близким техническим решением к данному устройству вл етс ассоциативное запоминающее устройство, содержащее ассоциативный накопитель, блок регистров опроса и маскировани дан00The closest technical solution to this device is an associative memory device containing an associative drive, a block of polling and masking registers dan00
hoho
vj vj
ных, блок селектора адреса и дешифратора, регистр фиксации реакций, анализатор многократного совпадени , шифратор 2.data, the address selector and decoder block, the reaction fixation register, the multiple match analyzer, the encoder 2.
Недостаток этого устройства заключаетс в недостаточном быстродействии при использовании в системах распознавани из-за невозможности проведени параллельного ассоциативного поиска по столбцам ассоциативного накопител .The disadvantage of this device lies in the lack of speed when used in recognition systems due to the impossibility of conducting a parallel associative search on the columns of an associative accumulator.
Целью изобретени вл етс повыше- ние быстродействи устройства за счет обеспечени возможности осуществлени параллельного ассоциативного маскируемого поиска одновременно по строкам и столбцам ассоциативного накопител .The aim of the invention is to increase the speed of the device by enabling the parallel associative masked search to be carried out simultaneously in rows and columns of the associative accumulator.
Цель достигаетс тем, что в ассоциати- ное запоминающее устройство, содержащее накопитель, первый блок регистров опроса и маскировани данных, первый регистр фиксации реакций, первый анализа- тор многократного совпадени , первый шифратор, дешифратор адреса, адресные входы которого вл ютс адресными входами устройства, а управл ющий вход вл етс входом выборки устройства, при этом первые выходы элементов пам ти каждой строки накопител объединены и подключены к соответствующему входу первого регистра фиксации реакций, управл ющий вход которого вл етс входом чтени устройст- ва, информационные выходы первой группы подключены к соответствующим выводам второй шины данных устройства, а информационные выходы второй группы соединены с соответствующими входами дан- ных первого анализатора многократного совпадени , управл ющий вход которого соединен с управл ющим входом первого шифратора и вл етс первым входом задани режима устройства, выход состо ни в- л етс первым выходом состо ни устройства, а информационные выходы соединены с соответствующими информационными входами первого шифратора, выходы которого вл ютс адресными выходами первой группы устройства, информационные входы первого блока регистров опроса и маскировани данных подключены к соответствующим выводам первой шины данных устройства, управл ющие входы вл ютс управл ющими входами устройства , выходы с первого по четвертый каждой группы выходов соединены соответственно с вторым, первым, третьим и четвертым входами элементов пам ти соответствующего столбца накопител , первые входы элементов пам ти каждой строки которого объединены , вторые выходы элементов пам ти накопител объединены и подключены к соответствующему информационному входуThe goal is achieved in that in an associative memory device containing a drive, a first block of polling registers and data masking, a first register of reaction fixations, a first multiple match analyzer, a first encoder, an address decoder whose address inputs are device address inputs, and the control input is the device sampling input, with the first outputs of the memory elements of each row of the accumulator being combined and connected to the corresponding input of the first register of reaction fixation, controlling the input of which is the device read input, the information outputs of the first group are connected to the corresponding terminals of the second device data bus, and the information outputs of the second group are connected to the corresponding data inputs of the first analyzer of multiple matches, the control input of which is connected to the control input of the first group the encoder is the first input of the device mode setting, the state output is the first output of the device state, and the information outputs are connected to the corresponding information The primary inputs of the first encoder, the outputs of which are the address outputs of the first device group, the information inputs of the first block of the polling and data masking registers are connected to the corresponding terminals of the first device data bus, the control inputs are the control inputs of the device, the outputs from the first to fourth of each group outputs are connected respectively to the second, first, third and fourth inputs of the memory elements of the corresponding drive column, the first inputs of the memory elements of each row to torogo combined second inputs of memory elements accumulator coupled and connected to corresponding data input
второго регистра фиксации реакций, управл ющий вход которого вл етс входом чтени устройства, введены второй анализатор многократного совпадени , второй шифратор , второй блок регистров опроса и маскировани данных, информационные входы первой группы которого подключены к второй шине данных устройства, информационные входы второй группы соединены с соответствующими выходами дешифратора адреса, управл ющие входы вл ютс управл ющими входами устройства, а первые, вторые и третьи выходы каждой группы выходов подключены соответственно к первым , третьим и вторым входам элементов пам ти соответствующей строки накопител , при этом информационные выходы первой группы второго регистра фиксации реакций соединены с соответствующими выводамипервойшиныthe second register of reaction fixation, the control input of which is the read input of the device, entered the second analyzer of multiple matches, the second encoder, the second block of polling and data masking registers, the information inputs of the first group of which are connected to the second data bus of the device, the information inputs of the second group are connected to the corresponding outputs of the address decoder, the control inputs are the control inputs of the device, and the first, second and third outputs of each group of outputs are connected respectively venno to the first, second and third inputs of memory elements corresponding line accumulator, wherein the first group of information outputs of the second register fixation reactions are connected to respective vyvodamipervoyshiny
данных устройства, информационные выходы второй группы подключены к соответствующим информационным входам второго анализатора многократного совпадени , управл ющий вход которого соединен с управл ющим входом второго шифратора и вл етс вторым входом задани режима устройства, выход состо ни вл етс вторым выходом состо ни устройства , а информационные выходы соединеныссоответствующими информационными входами второго шифратора , выходы которого вл ютс адресными выходами второй группы устройства.device data, information outputs of the second group are connected to the corresponding information inputs of the second analyzer of multiple coincidence, the control input of which is connected to the control input of the second encoder and is the second input of the device mode setting, the state output is the second output of the device state, and the outputs are connected to the corresponding information inputs of the second encoder, the outputs of which are the address outputs of the second group of the device.
На фиг. 1 представлена схема ассоциативного запоминающего устройства; на фиг. 2 - схема элемента пам ти; на фиг. 3 - схема первого блока регистров опроса и маскировани данных и дешифратора; на фиг. 4 - схема второго блока регистров опроса и маскировани данных.FIG. 1 shows an associative memory diagram; in fig. 2 is a diagram of a memory element; in fig. 3 is a diagram of a first block of polling and data masking registers and a decoder; in fig. 4 is a diagram of a second block of polling and data masking registers.
Устройство (фиг. 1) содержит накопитель 1, в состав которого вход т элементы 2 пам ти с входами с первого 3 по седьмой 9 и с первым 10 и вторым 11 выходами. Устройство также содержит дешифратор 12 адреса , первый 13 и второй 14 блоки регистров опроса и маскировани данных, первый 15 и второй 16 регистры фиксации реакций, первый 17 и второй 18 анализаторы многократного совпадени , первый 19 и второй 20 шифраторы.The device (Fig. 1) contains a storage unit 1, which includes elements 2 of the memory with inputs from the first 3 to the seventh 9 and with the first 10 and second 11 outputs. The device also contains an address decoder 12, the first 13 and second 14 blocks of the polling and data masking registers, the first 15 and second 16 reaction fixation registers, the first 17 and second 18 multiple match analyzers, the first 19 and second 20 encoders.
Информационные входы первого блока 13 регистров опроса и маскировани данных подключены к первой шине 21 данных устройства, а выходы с первого по четвертый (слева направо) каждой группы выходов соединены с входами элементов 2 пам ти соответствующего столбца накопител следующим образом: первый выход - с вторыми входами 5 элементов 2 пам ти, второй выход- с первыми входами 4, третий выход - с третьими входами 6 и четвертый выход - с четвертыми входами 7 элементов 2 пам ти . Вторые выходы элементов 2 пам ти сое- динены между собой по столбцам и подключены к соответствующим информационным входам второго регистра 16 фиксаций реакций, информационные выходы первой группы которого подключены к соот- ветствующим выводам первой шины 21 данных устройства, информационные выходы второй группы соединены с соответствующими информационными входами второго анализатора 18 многократного совпадени , выход 22 состо ни которого вл етс вторым выходом состо ни устройства, указывающим на наличие некоторого числа совпадений в результате проведени параллельного ассоциативного поиска по столб- цам ассоциативного накопител 1, а информационные выходы - с соответствующими информационными входами второго шифратора 20, выходы которого вл ютс адресными выходами 23 второй группы уст- ройства.The information inputs of the first block 13 of the polling and data masking registers are connected to the first device data bus 21, and the first to fourth outputs (from left to right) of each group of outputs are connected to the inputs of memory 2 of the corresponding drive column as follows: the first output is with the second inputs 5 memory elements 2, the second output with the first inputs 4, the third output with the third inputs 6 and the fourth output with the fourth inputs 7 of the memory 2. The second outputs of the memory elements 2 are interconnected in columns and connected to the corresponding information inputs of the second register of 16 reaction fixations, the information outputs of the first group of which are connected to the corresponding outputs of the first bus 21 of the device data, the information outputs of the second group are connected to the corresponding information outputs the inputs of the second multiple match analyzer 18, the state output 22 of which is the second output of the state of the device, indicating the presence of a certain number of matches as a result of a parallel associative search on the columns of associative accumulator 1, and information outputs with the corresponding information inputs of the second encoder 20, the outputs of which are the address outputs 23 of the second group of the device.
Информационные входы первой группы второго блока 14 регистров опроса и маскировани данных подключены к второй шине 24 данных устройства, информационные входы второй группы - к соответствующим выходам дешифратора адреса, адресные входы 25 которого вл ютс адресными входами устройства. Первые, вторые и третьи (сверху вниз) выходы каждой группы выхо- дов второго блока 14 регистров опроса и маскировани данных подключены соответственно к первым 3, седьмым 9 и шестым 8 входам элементов 2 пам ти соответствующей строки накопител 1. Первые выходы элементов 2 пам ти соединены между собой по строкам и подключены к соответствующим информационным входам первого регистра 15 фиксации реакций, информационные выходы первой группы которого под- ключены к соответствующим выводам второй шины 24 данных устройства, информационные выходы второй группы соединены с соответствующими информационными входами первого анализатора 17 много- кратного совпадени , выход 26 состо ни которого вл етс первым выходом состо ни устройства, указывающим на наличие некоторого числа совпадений в результате проведени параллельного ассоциатив- ного поиска по строкам ассоциативного накопител 1, а информационные выходы присоединены к соответствующим информационным входам первого шифратора 19.The information inputs of the first group of the second block 14 of the polling registers and data masking are connected to the second device data bus 24, the information inputs of the second group to the corresponding outputs of the address decoder, the address inputs 25 of which are the address inputs of the device. The first, second and third (top to bottom) outputs of each group of outputs of the second block 14 of the polling and data masking registers are connected respectively to the first 3, seventh 9 and sixth 8 inputs of memory 2 of the corresponding line of drive 1. First memory outputs of memory 2 interconnected in rows and connected to the corresponding information inputs of the first register 15 of reaction fixation, the information outputs of the first group of which are connected to the corresponding terminals of the second bus 24 of the device, information outputs in The second group is connected to the corresponding information inputs of the first multiple match analyzer 17, the state output 26 of which is the first output of the device state, indicating the presence of a certain number of matches as a result of conducting a parallel associative search in the lines of the associative memory 1, and the outputs are connected to the corresponding information inputs of the first encoder 19.
выходы которого вл ютс адресными выходами 27 первой группы устройства.the outputs of which are the address outputs 27 of the first device group.
Шина 28 управлени устройством определ ет следующие входы, вл ющиес управл ющими входами устройства: вход 29 записи в накопитель 1, вход 30 чтени из накопител 1, вход 31 выборки дешифратора 12 адреса, вход 32 записи в регистр опроса блока 13, вход 33 записи в регистр маскировани блока 13, вход 34 сброса в О регистров опроса и маскировани блока 13, вход 35 записи в регистр опроса блока 14, вход 36 записи в регистр маскировани блока 14, вход 37 сброса в О регистров опроса и маскировани блока 14, вход 38 - первый вход задани режима управлений сигналом стробировани отработанной и выборки следующей активной линии анализатором 17, а также выдачи первым шифратором 19 на первую группу адресных выходов 27 устройства адреса активной линии, вход 39 - второй вход задани режима, управл емый сигнал стробировани отработанной и выборки следующей активной линии анализатором 18, а также выдачи вторым шифратором 20 на вторую группу адресных выходов 23 устройства адреса активной линии .The device control bus 28 defines the following inputs as control inputs of the device: write input 29 to drive 1, read input 30 from drive 1, address decoder input 31 of address 12, write input 32 of the polling register of block 13, write input 33 masking register of block 13, reset input 34 in O of polling registers and masking of block 13, entry 35 of entry into polling register of block 14, entry 36 of writing into masking register of block 14, reset input 37 of O of polling registers and masking of 14, input 38 - the first input of the signal control mode exhausting and sampling the next active line with the analyzer 17, as well as sending the first encoder 19 to the first group of address outputs 27 of the device to the address of the active line, input 39 - the second input of the mode setting, a controlled strobe signal to extract and selecting the next active line by the analyzer 18, and issuing by the second encoder 20 to the second group of address outputs 23 of the device address of the active line.
На фиг. 2 приведен пример реализации элемента 2 пам ти, состо щего из триггера 40 и элементов И-НЕ с первого 41 по шестой 46, На фиг. 2 также представлены не показанные на фиг. 1 ограничительные элементы 47 и 48 в виде резисторов.FIG. 2 shows an example of the implementation of the memory element 2, consisting of the trigger 40 and the NAND elements from the first 41 to the sixth 46; FIG. 2 also shows not shown in FIG. 1 restrictive elements 47 and 48 in the form of resistors.
Первый блок 13 регистров опроса и маскировани данных (фиг. 3) содержит регистр 49 опороса, регистр 50 маскировани , первую и вторую группы инверторов 51 и 5 первую и вторую группы элементов И 53 и 54.The first block 13 of the polling and data masking registers (Fig. 3) contains the farrow register 49, the masking register 50, the first and second groups of inverters 51 and 5, the first and second groups of elements 53 and 54.
Второй блок 14 регистров опроса и маскировани данных (фиг. 4) содержит регистр 49 опроса, регистр 50 маскировани , первую и вторую группы инверторов 51 и 52, первую и вторую группы элементов И 53 и 54, группу элементов ИЛИ 55.The second block 14 of the polling and data masking registers (Fig. 4) contains the polling register 49, the masking register 50, the first and second groups of inverters 51 and 52, the first and second groups of elements AND 53 and 54, the group of elements OR 55.
Устройство может работать в следующих режимах: записи информации по заданному адресу (группе адресов) с маскированием произвольных разр дов записываемого слова (группы слов), считывани информации по заданному адресу аргумента или требуемой части массива слов, выдачи битовых срезов информации, хранимой в накопителе (столбцовое считывание ), параллельного ассоциативного поиска ключевого аргумента по строкам, по столбцам и одновременно по строкам и столбцам накопител по критерию равно с маскированием произвольных разр дов иThe device can operate in the following modes: recording information at a given address (group of addresses) with masking arbitrary bits of a written word (group of words), reading information at a given address of the argument or the required part of the array of words, issuing bit slices of information stored in the drive (columnar reading), parallel associative search of the key argument in rows, in columns and at the same time in rows and columns of the accumulator by the criterion is equal to the masking of arbitrary bits and
анализа сигналов совпадени , полученных в результате ассоциативного поиска, в пор дке убывани приоритета их расположени с выдачей закодированных адресов рассматриваемого сигнала совпадени по двум координатам.analyzing the coincidence signals received as a result of an associative search, in order of decreasing priority of their location with the output of the encoded addresses of the considered coincidence signal in two coordinates.
В режиме записи по заданному адресу на первую шину 21 данных устройства подаетс записываемое слово, которое фиксируетс в регистре 49 опроса первого блока 13 регистров опроса и маскировани данных по сигналу на входе 32. Затем в регистр 50 этого блока с первой шины 21 данных устройства записываетс маска по сигналу на входе 33 (единицы в разр дах регистра маски определ ют маскирование соответствующих разр дов накопител ). Одновременно с этим на входы дешифратора 12 адреса подаетс n-разр дный код адреса строки (М 2П - разр дность первой 21 и второй 24 шин данных устройства).In the recording mode, a recordable word is applied to the first bus 21 of the device’s data, which is recorded in the poll register 49 of the first block 13 of the poll and data masking registers on the input 32. Then, the mask 50 records this register from the first bus 21 of the device data. the signal at input 33 (the units in the bits of the mask register determine the masking of the corresponding bits of the accumulator). At the same time, the n-bit code of the line address (M 2P is the width of the first 21 and second 24 data buses of the device) is fed to the inputs of the address decoder 12 of the address.
При подаче сигнала по входу 29 записи в накопитель 1 и дешифрации адреса в дешифраторе 12 адреса по сигналу на входе 31 выборки на входы б и 7 элементов 2 пам ти поступает одна из следующих комбинаций сигналов : 10 - код записи единиц , 01 - код записи нул , 00 - код маскировани . Кроме того, подаетс активный уровень на входы 3 элементов 2 пам ти выбранной строки накопител 1. Таким образом , производитс запись по выбранному адресу.When a signal is sent at input 29 to drive 1 and decoding the address in address decoder 12, the signal at input 31 of the sample at inputs b and 7 of memory elements 2 receives one of the following combinations of signals: 10 is the unit write code, 01 is the zero code , 00 - masking code. In addition, the active level is fed to the inputs 3 of the memory elements 2 of the selected row of accumulator 1. Thus, a recording is made at the selected address.
В случае записи слова по группе адресов в регистр 49 опроса второго блока 14 регистров опроса и маскировани с второй шины 24 данных устройства по сигналу на входе 35 записываетс аргумент, в котором единицы соответствуют активизированным строкам накопител 1.In the case of writing a word by a group of addresses to the poll register 49 of the second block 14 of the poll and masking registers from the second bus 24 of the device data, the signal at input 35 records an argument in which the units correspond to the activated lines of drive 1.
В режиме считывани информации по заданному адресу на входы дешифратора 12 адреса с адресных входов 25 устройства подаетс код адреса строки, при дешифрации которого по сигналу на входе 31 выборки при подаче сигнала на вход чтени из накопител 1 на входы 8 и 9 элементов 2 пам ти выбранной строки поступает комбинаци 01, и слово, считываемое с выходов 11 элементов 2 пам ти этой строки накопител 1, фиксируетс во втором регистре 16 фиксации реакций по этому же сигналу на входе 30 чтени с выдачей результата на первую шину 21 данных устройства.In the mode of reading information at a given address, the code of the address of the line is supplied to the inputs of the address decoder 12 from the address inputs 25 of the device, which are decoded by a signal at sample input 31 when a signal is fed to the read input from drive 1 to inputs 8 and 9 of memory 2 of the selected line 01 is a combination of 01, and the word read from the outputs of the 11 elements 2 of the memory of this line of drive 1 is fixed in the second register 16 of reaction recording by the same signal at the input 30 of the reading with the result on the first bus 21 of the device data.
В режиме столбцового считывани в регистр 49 опроса первого блока 13 регистров и маскировани данных с первой шины 21 данных устройства по сигналу на входе 32 записываетс дешифрированный адрес столбца, который при поступлении сигналаIn the column read mode, the decryption register 49 of the first register block 13 and data masking from the first device data bus 21 records, using a signal at input 32, a decrypted column address, which, when a signal arrives
на вход 30 чтени из накопител 1 организует подачу комбинации сигналов 01 на входы 4 и 5 элементов 2 пам ти выбранного столбца накопител . При этом данные, считываемые с выходов 10 элементов 2 пам ти считываемого столбца, фиксируютс в первом регистре 15 фиксации реакций по этому же сигналу на входе 30 чтени с выдачей результата на вторую шину 24 данных уст0 ройства.at the input 30 of reading from accumulator 1 organizes the supply of a combination of signals 01 to the inputs 4 and 5 of the elements 2 of the memory of the selected accumulator column. At the same time, the data read from the outputs 10 of the elements of the memory 2 of the read column is recorded in the first register 15 of fixing the reactions on the same signal at the input 30 of reading with the result of the result on the second bus 24 of the device data.
В режиме параллельного ассоциативного поиска по строкам на первую шину 21 данных устройства подаетс аргумент поиска , который фиксируетс в регистре 49In the parallel associative search mode, the search argument is supplied to the first bus 21 of the device data, which is recorded in register 49
5 первого блока 13 регистров опроса и маскировани данных по сигналу на входе 32. Затем в регистр 50 этого блока с первой шины 21 данных устройства записываетс маска по сигналу на входе 33. При подаче5 of the first block 13 of the polling registers and data masking by the signal at input 32. Then, a mask is written to the register 50 of this block from the first device data bus 21 of the device 33. When applying
0 сигнала на вход 30 чтени из накопител 1 на входы 4 и 5 элементов 2 пам ти поступает одна из следующих комбинаций сигналов; 01 -сравнение с единицей, 10 - сравнение с нулем, 00 - маскирование поиска.0 signal to read input 30 from accumulator 1, inputs 4 and 5 of memory element 2 receive one of the following signal combinations; 01 is a comparison with the unit, 10 is a comparison with zero, 00 is a search masking.
5 Результаты ассоциативного поиска фиксируютс в первом регистре 15 фиксации реакций по сигналу на входе 30 чтени . При этом, если вы вл ютс слова, совпадающие с маскированным аргументом поиска, то соот0 ветствующие им разр ды первого регистра 15 фиксации реакций устанавливаютс в единицу.5 The results of the associative search are recorded in the first register 15 of reaction fixation by the signal at the input 30 of the reading. In this case, if the words coinciding with the masked argument of the search are detected, then the corresponding bits of the first register 15 of the reaction fixations are set to one.
Первый анализатор 17 многократного совпадени служит дл приоритетной вы5 борки одной из активных линий первого регистра 15 фиксации реакций. При этом наивысшим приоритетом из аргументов обладает аргумент с нулевым адресом.The first analyzer 17 of multiple matches serves to prioritize the selection of one of the active lines of the first register 15 of reaction fixation. In this case, the argument with the zero address has the highest priority of the arguments.
Адрес активной линии, выбранной пер0 вым анализатором 17 многократного совпадени , кодируетс первым шифратором 19 и выдаетс на адресные выходы 27 первой группы устройства по сигналу на входе 38 задани режима. Повторной подачей этогоThe address of the active line selected by the first multi-match analyzer 17 is encoded by the first encoder 19 and output to the address outputs 27 of the first device group by a signal at the mode setting input 38. Repeatedly feeding it.
5 сигнала осуществл ютс стробирование отработанной и инициализаци следующей активной линии первым анализатором 17 многократного совпадени .5, the signal is gated out and the next active line is initialized by the first multiple match analyzer 17.
В режиме параллельного ассоциативно0 го поиска по столбцам на вторую шину 24 данных устройства подаетс аргумент поиска , который фиксируетс в регистре 49 второго блока 14 регистров опроса и маскировани данных по сигналу на входе 35.In parallel, associative column search mode, a search argument is supplied to the second bus 24 of the device data, which is fixed in the register 49 of the second block 14 of the polling and masking registers by the signal at input 35.
5 Затем в регистр 50 этого блока с второй шины 24 данных устройства записываетс маска по сигналу на входе 36. При подаче сигнала на вход 30 чтени из накопител 1 на входы 8 и 9 элементов 2 пам ти поступает одна из следующих комбинаций сигналов:5 Then, the mask 50 is written to the register 50 of this block from the second bus 24 of the device data. When a signal is sent to the read input 30 from accumulator 1, the inputs 8 and 9 of memory elements 2 receive one of the following signal combinations:
01 -сравнение с единицей, 10 -сравнение с нулем, 00 - маскирование поиска. Результат ассоциативного поиска фиксируетс во втором регистре 16 фиксации реакций по сигналу на входе 30 чтени . При этом, если выдел ютс признаки, совпадающие с маскированным аргументом поиска, то соответствующие им разр ды второго регистра 16 фиксации реакций устанавливаютс в единицу.01 is a unit comparison, 10 is a zero comparison, 00 is a search masking. The result of the associative search is recorded in the second register 16 of reaction recording by the signal at the input 30 of the reading. In this case, if the signs that coincide with the masked search argument are selected, the corresponding bits of the second register 16 of reaction fixation are set to one.
Второй анализатор 18 многократного совпадени служит дл приоритетной выборки одной из активной линий второго регистра 16 фиксации реакций. Адрес активной линии, выбранной вторым анализатором 18 многократного совпадени , кодируетс вторым шифратором 20 и выдаетс на адресные выходы 23 второй группы устройства по сигналу на входе 39. Повторной подачей этого сигнала осуществл ютс стробирование отработанной и инициализаци следующей активной линии вторым анализатором 18 многократного совпадени ,The second analyzer 18 of multiple matches serves to prioritize one of the active lines of the second register 16 of reaction fixation. The address of the active line selected by the second analyzer 18 of multiple matches is encoded by the second encoder 20 and outputted to the address outputs 23 of the second group of the device by a signal at input 39. Re-applying this signal gates the spent and initialized next active line by the second analyzer 18 multiple matches,
Режимы ассоциативного поиска по строкам и столбцам могут быть совмещены.Modes of associative search in rows and columns can be combined.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU904821212A SU1718274A1 (en) | 1990-04-09 | 1990-04-09 | Associative memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU904821212A SU1718274A1 (en) | 1990-04-09 | 1990-04-09 | Associative memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1718274A1 true SU1718274A1 (en) | 1992-03-07 |
Family
ID=21512025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU904821212A SU1718274A1 (en) | 1990-04-09 | 1990-04-09 | Associative memory |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1718274A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2469425C2 (en) * | 2010-05-17 | 2012-12-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Юго-Западный государственный университет" (ЮЗГУ) | Associative memory matrix for masked inclusion search |
-
1990
- 1990-04-09 SU SU904821212A patent/SU1718274A1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Авторское свидетельство СССР № 760187,кл. G 11 С 15/00, 1978. 2. Кохонен Т. Ассоциативные запоминающие устройства. М.: Мир, 1982, с. 169, рис. 3.9. * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2469425C2 (en) * | 2010-05-17 | 2012-12-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Юго-Западный государственный университет" (ЮЗГУ) | Associative memory matrix for masked inclusion search |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0341897B1 (en) | Content addressable memory array architecture | |
| US4933909A (en) | Dual read/write register file memory | |
| US4890260A (en) | Content addressable memory array with maskable and resettable bits | |
| EP0341896B1 (en) | Content addressable memory array | |
| GB1315529A (en) | Data memories | |
| US5390139A (en) | Devices, systems and methods for implementing a Kanerva memory | |
| GB1429702A (en) | Associative memory | |
| SU1718274A1 (en) | Associative memory | |
| US3434112A (en) | Computer system employing elementary operation memory | |
| RU2001451C1 (en) | Associative storage device | |
| US4183090A (en) | Magnetic bubble memory equipment | |
| RU2025796C1 (en) | Associative storage | |
| RU1785039C (en) | Associative memory device | |
| RU2045787C1 (en) | Associative storage | |
| US4077029A (en) | Associative memory | |
| RU1793475C (en) | Associative memory device | |
| SU1631607A1 (en) | Device for data readout from large capacity associative memories | |
| RU2065207C1 (en) | Associative memory matrix | |
| SU760188A1 (en) | Associative storage matrix | |
| RU2037892C1 (en) | Associative memory device | |
| US3350693A (en) | Multiple section transfer system | |
| US3222648A (en) | Data input device | |
| SU680052A1 (en) | Memory unit | |
| SU760187A1 (en) | Associative storage | |
| SU978196A1 (en) | Associative memory device |