SU1709514A1 - Делитель частоты следовани импульсов - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может использоватьс  в устройствах автоматики, характериографах, цифровых анализаторах, генераторах испытатель- ных сигналов. Цель изобретени  - повышение быстродействи  устройства - достигаетс  путем исключени  его перестройки по каждому импульсу выходной импульсной последовательности. Делитель частоты следовани  импульсов содержит генератор 1 импульсов, сдвиговый регистр 2, мультиплексор 3, первый и второй элементы 4 и 7 задержки, элемент И 5. кольцевой сдвиговый регистр 6. группу элементов И 8, фазосдвигающий элемент 9, элемент ИЛИ 10, входную и выходную шину 11 и 12 соответственно, 4 ил.

Description

Изобретение относитс  к импульсной технике и может быть использовано в устройствах автоматики, характериографэх, цифровых анализаторах, генераторах испытательных сигналов.

Известен делитель частоты с дробным переменным коэффициентом делени , содержащий фазосдвигающий элемент, блок вентилей, логический элемент ИЛИ, логический элемент И, элемент задержки.

Недостатком известного устройства  вл етс  низкое быстродействие.

Наиболее близким по технической сущности к предлагаемому изобретению  вл етс  делитель частоты следовани  импульсов, содержащий выходную и входную шины, генератор импульсов, мультиплексор , фазосдвигающий элемент, кольцевой сдвиговый регистр и элемент И, первый вход которогосоединен с выходом мультиплексора, а информационные входы кольцевого сдвигового регистра подключены к входной шине.

Недостаток и звестного устройства состоит в низком быстродействии, так как следующий импульс входной импульсной последовательности должен прийти на вход делител  не раньше, чем закончитс  предустановка делител  дл  следующего цикла делени , котора , в свою очередь, начнетс  после по влени  выходного импульса на выхрде делител . В данном случае пред .установка делител  включает в себ  сдвиг информации в кольцевом сдвиговом регистре и подключение мультиплексором требуемого выхода фазос/цвигающего элемента k входу счетчика импульсов.

Цель изобретени  - повышение быстродействи .

Цель достигаетс  тем, что в делитель частоты следовани  импульсов, содержащий входную и выходную шины, генератор импульсов, мультиплексор, фазосдеиганэЩий элемент, кольцевой сдвиговый регистр и элемент И,первый вход которого соединен с выходом мультиплексора, а информационные входы кольцевого сдвигового регистра подключены к входной шине, введены сдвиговый регистр, первый и второй элементы задержки, группа элементов И, элемент ИЛИ, выход которого соединен с выходной шиной, а входы подключены к выходам фазосдвигающего элемента, входы которого соединены с выходами элементов группы элементов И, первые входы которых соединены с соответствующими выходами кольцевого сдвигового регистра, а вторые ,входы соединены с выходом второго элемента задержки, вход которого соединен с тахтовым входом кольцевого сдвигового регистра и с выходом элемента И, второй вход которого подключен к выходу первого элемента задержки, вход которого соединен с выходом генератора импульсов и тактовым

входом сдвигового регистра, информационный вход которого подключен к выходу мультиплексора,, информационные входы которого поДключень к выходам сдвигового

регистра, установочные входы которого

подключены к входной шине и к адресным входам мультиплексора.

Введение вышеуказанных элементов и св зей позвол ет исключить предустановку Делител1Я по каждому импульсу выходной

импульсной последовательности, что значительно повышает его быстродействие.

На фиг. 1 показана блок-схема предлагаемого делител  частоты следовани  импульсов; на фмг. 2 - временные диаграммы

его работы; на фиг. 3 - реализаци  сдвигового регистра; на фиг. 4 - реализаци  кольцевого сдвигового регистра.

Делитель частоты следовани  импульсов содержит генератор 1 импульсов, сдвиговый регистр 2, мультиплексор 3, первый и второй элементы 4 и 7 задержки, элемент И

5,кольцевой сдвиговый регистр 6, группу элементов И 8, фазосдвигающий элемент 9, элемент ИЛИ 10, входную и выходную шины

11 и 12 соответственно.

Выход генератора 1 импульсов подключен к тактовому входу сдвигового регистр 2 и к входу первого элемента 4 задержки, выход которого соединен с вторым входом

элемента И 5, первый вход которого подключен к выходу мультиплексора 3 и информационному входу сдвигового регистра 2, установочные входы которого соединены с входной шиной 11, а выходы подключены к

информационным входам мультиплексора 3, адресные входы которого соединены с входной шиной 11, котора  также подключена к информационным входам кольцевого сдвигового регистра 6, тактовый вход которого подключен к выходу элемента И 5 и входу второго элемента 7 задержки, выход которого подключен к вторым входам элементов группы элементов И 8, первые входы которых соединены с соответствующими,

выходами кольцевого сдвигового регистра

6,а вщходы подключены к соответствующим входам фазосдвигающего элемента 9, выходы которого соединены с входами элемента ИЛИ 10, выход которого подключен к выходной шине 12.

Делитель частоты обеспечивает деление частоты следовани  импульсов с выхода генератора 1 на дробный коэффициент делени  К с дискретностью дробной части m 10.

Генератор 1 импульсов вырабатывает импульсы с частотой F 100 МГц и выполнен в виде кварцевого генератора.

Сдвиговый регистр 2, одноразр дный по ширине и 10Кмакс - разр дный по глубине , где Кмакс максимальный заданный дробный коэффициент делени , совместно с мультиплексором 3 образуют кольцевой сдвиговый регистр с управл емой петлей рециркул ции, величина которой определ етс  кодом, установленным на адресных входах мультиплексора 3.

Кольцевой сдвиговый регистр б при выбранной дискретности дробной части коэффициента делени  m 10 выполнен 10-разр дным по ширине и 10-разр дным по глубине.

Фазосдвигающий элемент 9 состоит из 10 линий калиброванных задержек, величина задержки которых при частоте импульсов F - 100 МГц и дискретности дробной части коэффициента делени  m 10 лежит

в интервале от О до 9 не с шагом

НС. .. . , :../

Деление частоты следовани  импульсов на заданный дробный коэффициент делени  К осуществл етс  путем исключени  N импульсов из импульсной последовательности длиною в М импульсов. Значени  М, N и К св заны между собой следующими соотношени ми:

М 10К-. (1)

N 10.(K-1); (2),

причем информаци  о пор дковых номерах исключаемых импульсов повтор етс  через Каждые М импульсов входной импульсной последовательности. При этом количество L пропускаемых импульсов посто нно и равно

10K-10(K-1)lO(3)

Делитель частоты следовани  импульсов работает следующим образом.

В исходном состо нии иэ программного устройства (на схеме не показано) по входной шине 11 передаютс  двенадцать двоичных кодов. Первые дев ть кодов, содержащих информацию о величинах задержек , последовательно записываютс  в кольцевой сдвиговый регистр 6. Эти коды передаютс  позиционным двоичным кодом, в котором логическа  1 присутствует только в од|;«ом разр де. Причем 1 в нулевом разр де соответствует задержке О не, в первом - 1 НС, во втором - 2 НС и т.д.

Одиннадцатый код. содержащий информацию о пор дковых номерах исключаемых импульсов, соответствующих заданному дробному коэффициенту делени , записываетс  в сдвиговый регистр 2

Причем логический О соответствует исключению импульса, а 1 - пропусканию. Последний, двенадцатый код, содержащий информацию о величине петли рециркул ции, котора  равна М, устанавливаетс  на адресных входах мультиплексора 3. После записи двенадцати кодов делитель готов к работе.

Пусть необходимо сформировать выходные импульсы с коэффициентом делени  К 1,3.

Величина петли рециркул ции будет равна

М 10 1,3 13

5 Количество исключаемых импульсов равно

N 10 (1,3-1) 3 , Номера исключаемых импульсов - 4, 8, 12.

0 Величины задержек пропущенных импульсов с выхода элемента И 5 равны: 3, 6, 9,2,5,8,1,4,7,0 НС соответственно дл  1-го,

2-го10-го импульсов. Таким образом, на

адресных входах мультиплексора 3 устанавливаетс  двоичный код числа 13, тем самым формиру  кольцо рециркул ции путем подключени  13-го выходного разр да сдвигового регистра 2 к его информационному входу через мультиплексор 3. В сдвиговый

0 регистр 2 записываетс  двоичный код, в котором 4, 8, 12 разр ды содержат логические О, а остальные - 1. В кольцевой сдвиговый регистр 6 последовательно записываютс  дес ть позиционных двоичных кодов с

5 логической 1 соответственно в нулевом разр де первого кода, 3 разр де второго кода, 6 разр де третьего кода и т.д.

Импульсы с выхода генератора 1 (см. фиг. 2а) поступают на тактовый вход сдвигового регистра 2, проталкива  записанную в нем информацию на петле рециркул ции, образова нной сдвиговым регистр{)м 2 и мультиплексором 3. При этом на выходе элемента И 5 формируютс  неравномерно рас5 пределенные во времени импульсы с

частотой F МГц (см.фиг. 26), которые,

I ,О.

поступа  на тактовый вход кольцевого сдвигового регистра 6, проталкивают записан0 ную в нем информацию, в результате чего на выходе элемента ИЛИ 10 формируютс  равномерно распределенные во времени импульсы с частотой F -4-7,- МГц (см. фиг. 2в).

1,0

5 Делитель условно можно разбить на две функциональные части. Перва , состо ща  из кольцевого сдвигового регистра, образованного сдвиговым регистром 2 и мультиплексором 3, первого элемента 4 задержки и элементу И 5, делит входную импульсную

последовательность с генератора 1 импульсов на заданный дробный коэффициент де лени  путем исключени  из нее определенных импульсов.

Втора  часть, состо ща  из кольцевого сдвигового регистра 6, второго элемента 7 задержки, группы элементов И 8, фазосдвигающего элемента 9 и элемента ИЛИ 10, распредел ет равномерно во времени импульсы полученной в результате делени  импульсной последовательности.

Проведем сравнительный анализ быстродействи  делител -прототипа и предлагаемого устройства.

Быстродействие делител -прототипа, т.е. минимальный период следовани  импульсов генератора 1, определ етс  задержками:

гмз - задержка на прохождение сигнала через мультиплексор 3:

Ги - задержка на прохождение сигнала через элемент И 5;

Гсч - задержка на выполнение счетчиком операции вычитани  с формированием импульса переноса;

TRG - задержка на срабатывание регистра 2;.

f - задержка на переключение мультиплексора 3 по aJI pecным входам,

причем TRG +1 s задержка на предустановку делител .

При реализации делител  на К1500-серии минимальный период следовани  входных импульсов:Тмин Si ШЗ 4-Гп Ч-Тсч + ТПв + г S ;

Тмин21.8 НС 1,3 НС -ь 5 НС + 1,9 НС 2,6 НС S 12,6нс.

Следовательно, максимальна  частота входнйй импульсной последовательности , 79.3 МГц.

Быстродействие предлагаемого делител  определ етс  задержками:

t RG.- задержка на срабатывание регистра 2;

tMS - задержка на прохождение сигнала через мультиплексор 3. .

При реализации делител  на К1500-серии Тмин TRG + fMs , Тмин 1,9 НС -I-1,8 НС, Тмин S 3,7 НС, т.е. 270 МГц.

Таким образом, применений кольцевого сдвигового регистра с программируемой петлей рециркул ции, образованного сдвиговым регистром 2 и .мультиплексором 3, дл  делени  входной импульсной последовательности путем исключени  из нее определенных импульсов дает возможность избавитьс  от предустановки делител  после каждого выходного импульса, что приврдит к значительному повышению быстродействи  устройства.

Генератор 1 может быть реализован в

виде кварцевого генератора на интегральных микросхемах серии К1500. Сдвиговый регистр 2 - на микросхемах К1500ТМ130. В качестве мультиплексора можно использовать микросхемы К1500ТС К1500КП164.

0 Элемент 4 задержки можно реализовать на микросхемах серии К1500. В качестве элемента И 5 можно использовать микросхему К1500ЛМ102. .

Дл  реализации кольцевого сдвигового

5 регистра 6 использовались микросхемы К1500ИР151 и К1500КП155. В качестве второго элемента 7 задержки использованы микросхемы серии К1500, а группы элементрв И 8 - микросхемы К1500ЛМ102. Элемент .ИЛИ 10 предназначен дл  объединени  выходов фазрсдвигающего элемента 9 и выполнен на микросхемах К1500ЛМ101. Фазосдвигающий элемент 9 выполнен в виде набора линий калиброванных задержек. В качестве элементов задержек использованы микросхемы серии К1500.

Claims (1)

1. Формула изобретени  Делитель частоты следовани  импульсов, содержащий генератор импульсов, фазосдвигак )щий элемент, кольцевой сдвиговый регистр, информационные входы которого соединены с входной шиной, элемент И, первый вход которого соединен с

   5 выходом мультиплексора, и выходную шину , о т л и ч а ю щ и и с   тем, что, с целью повышени  быстродействи , в него введены сдвиговый регистр, первый и второй элементы задержки, группа элементов И, элемент ИЛИ, выход которого соединен с выходной шиной, входы подключены к выходам фазосдвигающего элемента, входы которого соединены с выходами соответствующих элементов группы элементов И, первые входы которых соединены с соответствующими выходами кольцевого сдвигового регистра, вторые входы с выходом второго элемента задержки, вход которого соединен с тактовым входом кольцевого

   О сдвигового регистра и с выходом элемента И, второй вход которого подключен к выходу первого элемента задержки, вход которого соединен с выходом генератора импульсов и с тактовым входом сдвигового регистра

   5 информационный вход которого подключен к выходу мультиплексора, информационные входы которого соединены с выходами сдвигового регистра, установочные входы которого подключены к входной шине и ь адресным входам мультиплексора.