SU1700752A1 - Frequency synthesizer - Google Patents
Frequency synthesizer Download PDFInfo
- Publication number
- SU1700752A1 SU1700752A1 SU894670056A SU4670056A SU1700752A1 SU 1700752 A1 SU1700752 A1 SU 1700752A1 SU 894670056 A SU894670056 A SU 894670056A SU 4670056 A SU4670056 A SU 4670056A SU 1700752 A1 SU1700752 A1 SU 1700752A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- trigger
- input
- mixer
- division factor
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Изобретение относитс к радиотехнике. Цель изобретени - повышение спектральной чистоты выходного сигнала. Синтезатор частот содержит делитель частоты с переменным коэффициентом делени (ДПКД) 1, фазовый детектор 2, фильтр 3 нижних частот , управл емый генератор 4, делитель частоты 5, смеситель 6, формирователь импульсов , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, триггер 9. При коэффициенте делени Д П КД 1, равном N, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, триггер 9 и ДПКД 1 образуют делитель с коэффициентом делени N-1/2, еслк на установочном входе триггера 9 установлен разрешающий потенциал. Если на установочном входе триггера 9 установлен запрещающий потенциал, то общий коэффициент делени указанных зтементов равен N. Указанна цель достигаетс тем, что за счет коммутации коэффициента делени в цепи фазовой автоподстройки с N на N- 1/2 минимальна частота возможных частот биений резко возрастает и просто фильтруетс фильтром 3. 1 мл.The invention relates to radio engineering. The purpose of the invention is to increase the spectral purity of the output signal. The frequency synthesizer contains a variable division frequency divider (DPDD) 1, phase detector 2, low-pass filter 3, controlled oscillator 4, frequency divider 5, mixer 6, pulse shaper, EXCLUSIVE OR 8, trigger 9. With division factor D P KD 1 equal to N, the element EXCLUSIVE OR 8, the trigger 9 and DPKD 1 form a divider with a division factor of N-1/2, if at the installation input of the trigger 9 the resolving potential is set. If the inhibit potential is set at the installation input of the trigger 9, then the total division ratio of the indicated substrates is equal to N. This goal is achieved by switching the division ratio in the phase-locked loop from N to N-1/2 the minimum frequency of possible beat frequencies and simply filtered by filter 3. 1 ml.
Description
XIXi
О ОOh oh
Изобретение относитс к радиотехнике и может быть использовано в приемопередающей радиоаппаратуре.The invention relates to radio engineering and can be used in transceiver radio equipment.
Целью изобретени вл етс повышение спектральной чистоты выходного сигнала .The aim of the invention is to increase the spectral purity of the output signal.
На чертеже представлена электрическа структурна схема синтезатора частот.The drawing shows an electrical structural diagram of a frequency synthesizer.
Синтезатор частот содержит делитель 1 частоты с переменным коэффициентом делени .(ДПКД), фазовый детектор 2, фильтр 3 нижних частот, управл емый генератор 4, делитель 5 частоты, смеситель б, формирователь 7 импульсов, элемент ИСКЛЮЧАЮЩЕЕ ИЛ И 8, триггер 9.The frequency synthesizer contains a frequency divider 1 with a variable division factor. (DPCD), a phase detector 2, a low-pass filter 3, a controlled oscillator 4, a frequency divider 5, a mixer b, a driver 7 pulses, an element ELIMINATE IL 8, trigger 9.
Синтезатор частот работает следующим образом.The frequency synthesizer works as follows.
Управл емый генератор 4, делитель 5 частоты, смеситель б, формирователь 7, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, триггер 9, ДПКД 1, фазовый детектор 2 и фильтр 3 образует кольцо фазовой автоподстройки частоты. Формирователь 7 из входного синусоидального сигнала формирует на своем выходе сигнал типа меандр со скважностью два. При коэффициенте делени ДПКД 1, равном N, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, триггер 9 и ДПКД 1 образуют делитель сControlled oscillator 4, frequency divider 5, mixer b, driver 7, EXCLUSIVE OR 8 element, trigger 9, DCPD 1, phase detector 2 and filter 3 form a phase locked loop. The shaper 7 of the input sinusoidal signal generates at its output a signal type square wave with a duty cycle of two. When the division ratio DPKD 1, equal to N, the element EXCLUSIVE OR 8, trigger 9 and DPKD 1 form a divisor with
коэффициентом делени N , Пусть коэффициент делени делител 5 частоты равен единице, опорна частота на втором входе смесител 6 измен етс в пределах 10-11 МГц, требуемое значение выходной частоты fBbix 20,001 МГц. Устанавливаетс коэффициент делени ДПКД 1 N 10 и, име общийdivision factor N, Let the division factor 5 of the frequency divider be equal to one, the reference frequency at the second input of the mixer 6 varies between 10-11 MHz, the desired value of the output frequency fBbix 20.001 MHz. Set the division ratio of the DPCD 1 N 10 and, having the total
1 коэффициент делени N - - 9,5, вводитс 1 division factor N - - 9.5, entered
на второй вход смесител 6 колебани с частотой 10,501 МГц. На выходе смесител 6 по вл етс колебани с частотой делени ДПКД1Ы 10. На вход управлени синтезатора частот подаетс логический уровень и блокируетс триггер 9 в одном из состо ний , тем самым общий коэффициент делени ДПКД1 элемента ИСКЛЮЧАЮЩЕЕto the second input of the mixer 6 oscillations with a frequency of 10.501 MHz. At the output of the mixer 6, oscillations with the dividing frequency of the DCPD1Y 10 appear. A logical level is applied to the control input of the frequency synthesizer and the trigger 9 is blocked in one of the states, thereby the total division factor DCPD1 of the EXCLUSIVE
ИЛИ 8 и триггера 9 равен дес ти. На второй вход смесител 6 подаетс колебание с частотой 10,501 ГМц. На выходе смесител 6 по вл етс колебание с частотой 10 МГц, на входе ДПКД-1 1 МГц. При указанных значени х частоты подставки триггер 9 необходимо блокировать в диапазоне частот 10,25-10,75 МГц. В остальных случа х общий коэффициент делени указанных элементов 1, 8 и 9 равен N- .OR 8 and trigger 9 is equal to ten. At the second input of the mixer 6, an oscillation is applied at a frequency of 10.501 GHz. At the output of mixer 6, a oscillation with a frequency of 10 MHz appears, at the input of the DPKD-1, 1 MHz. For the indicated frequency of the stand, the trigger 9 must be blocked in the frequency range 10.25-10.75 MHz. In the remaining cases, the total division factor of the indicated elements 1, 8 and 9 is equal to N-.
Таким образом, в предлагаемом синтезаторе частот минимальна частота возмож- ных биений резко повышаетс и вThus, in the proposed frequency synthesizer, the minimum frequency of possible beats increases dramatically and in
рассмотренном случае равна 250 кГц, хорошо фильтруетс как и фильтром 3, так и собственно петлей фазовой автоподстройки , что резко уменьшает уровень рабочих составл ющих в спектре выходного сигнаconsidered case is equal to 250 kHz, it is well filtered both by filter 3, and the phase locked loop itself, which dramatically reduces the level of operating components in the output signal spectrum
ла.la
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894670056A SU1700752A1 (en) | 1989-03-30 | 1989-03-30 | Frequency synthesizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894670056A SU1700752A1 (en) | 1989-03-30 | 1989-03-30 | Frequency synthesizer |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1700752A1 true SU1700752A1 (en) | 1991-12-23 |
Family
ID=21437684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894670056A SU1700752A1 (en) | 1989-03-30 | 1989-03-30 | Frequency synthesizer |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1700752A1 (en) |
-
1989
- 1989-03-30 SU SU894670056A patent/SU1700752A1/en active
Non-Patent Citations (1)
Title |
---|
Манасевич В. Синтезаторы частот. Теори и проектирование. - М.: Св зь, 1979, с. 59-60. Там же, с. 35. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4914405A (en) | Frequency synthesizer | |
US5034703A (en) | Frequency synthesizer | |
US4388597A (en) | Frequency synthesizer having plural phase locked loops | |
US5179359A (en) | Digitally controlled frequency generator including a crystal oscillator | |
WO1998036491A1 (en) | Voltage controlled ring oscillator frequency multiplier | |
US4225830A (en) | Plural phase locked loop frequency synthesizer | |
US3600699A (en) | Frequency synthesizer having a plurality of cascaded phase locked loops | |
SU1700752A1 (en) | Frequency synthesizer | |
JP3344790B2 (en) | Frequency synthesizer | |
GB2213000A (en) | Frequency synthesizer | |
US5506529A (en) | Adjustable frequency synthesizer | |
US3863174A (en) | Frequency synthesizer having phase-locked loop including sample and hold circuit frequency converter | |
EP0665651A2 (en) | Phased locked loop synthesizer using a digital rate multiplier reference circuit | |
US3906388A (en) | Direct-type binary frequency synthesizer for microwave frequencies | |
EP0203756A2 (en) | Frequency synthesisers | |
US4156205A (en) | Binary frequency synthesizer | |
JP2001237700A (en) | Phase-locked loop circuit | |
SU1552376A1 (en) | Frequency synthesizer | |
SU886253A1 (en) | Frequency synthesizer | |
SU1059673A1 (en) | Frequency synthesizer | |
RU93040630A (en) | DIGITAL FREQUENCY SYNTHESIZER | |
SU531246A1 (en) | Frequency synthesizer | |
SU915240A1 (en) | Frequency synthesizer | |
SU758528A1 (en) | Frequency synthesizer | |
SU1160566A1 (en) | Frequency synthesizer |