SU1698943A1 - Устройство дл управлени вентильным преобразователем - Google Patents
Устройство дл управлени вентильным преобразователем Download PDFInfo
- Publication number
- SU1698943A1 SU1698943A1 SU894704095A SU4704095A SU1698943A1 SU 1698943 A1 SU1698943 A1 SU 1698943A1 SU 894704095 A SU894704095 A SU 894704095A SU 4704095 A SU4704095 A SU 4704095A SU 1698943 A1 SU1698943 A1 SU 1698943A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- frequency divider
- inputs
- outputs
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к электротехнике и предназначено дл управлени выпр 2 Мигел ми, ведомыми инверторами и непосредственными преобразовател ми частоты с естественной коммутацией вентилей при нестабильной частоте сети Цепь изобретени - повышение точность Применение устройства улу- шит гармонические спектры выходного напр жени и повысит надежность работы преобразователей благодар стабилизации угла упрззлениг с большой точностью Дл этой цели в устройстве сигнал разе ртки аппроксимируетс ломаной линией, благодарс °оавчсмерному изменению коэффицие r-i пересчета управл емого делител чзстэ ы 9 в интервале синхронизации, дл чего в устройство введены оегистр защелка 5,преобразователь кода 6, суммат ор 8, дешифратор 11, триггер 12. задающий генератор 10 3 ил
Description
Изобретение относитс к электротехнике и предназначено дл управлени выпр мител ми , ведомыми инверторами и непосредственными преобразовател ми частоты с естественной коммутацией вентилей при нестабильной частоте питающей сети .
Целью изобретени вл етс повышение точности и обеспечение неизменного коэффициента пересчета в интервале синхронизации
На фиг. 1 показана структурна схема предлагаемого устройства, на фиг 2 - диаграммы , по сн ющие его работу, на фиг. 3 - пример выполнени устройства
Устройство содержит генератор 1 управл ющих кодов Ку, выходы младших разр дов которого св заны с цифровым компаратором 2, а выходы старших разо дов подключены к
распределителю 3, другой вход которою св зан с выходом компаратора 2, неуправл емый делитель частоты 4, группа выходов парэллельного кода которого подключена к другой гругпе входов компаратора 2 а выход синхронизации - ко входу синхронизации распределител 3, регистр-защелка 5, один вход котооого служит дл ввода сигнала тактировани Тс от сети, а другие входы св заны с выходами неуправл емого делител частоты 4 а выходы - со входами комбинационного преобразовател кода 6, вылпд логического вентил 7 подключен к одной группе входов сумматора 8 группа входов которого слукит дл подачи посто ннси величина, а выход подкпю )ен к уп вл емому дели -елю 9 к другому входу которого подключен задающий генератор 10. Дешифратор 11 подключен к трип еру 12
О
о
00
ю
ы
.«
В схему на фиг. 3 дополнительно введен сумматор 13.
На временных диаграммах код генератора управл ющих кодов обозначим на диаграмме Ку, код делител частоты 4 - Кр, сигнал синхронизации - UCMHX, сигнал управлени тиристорами - Uy, сигнал, вырэба- тываемый в момент начала периода питающей сети - Тс.
Принцип действи устройства заключаетс в следующем.
Управл ющие импульсы вырабатываютс при равенстве кода генератора 1 управл ющих кодов /Ку/ и кода делител частоты 4 /Кр/, При выработке сигналов управлени Uy по сигналам старших разр дов и сигналов синхронизации из делител частоты 4 распределитель 3 выдает сигналы управлени на управл ющий электрод тиристора , который должен открытьс в этот момент .
При изменении частоты сети мен ют коэффициент пересчета делител частоты 9 таким образом, чтобы выполн лось следующее соотношение:
(1)
(2) (3)
N21 Д№НМ2 AN3
i 0
(4)
Ј N2i(N30+N3ij ;N2( N30 +AN3) (5),
i o где К - целое положительное число;
Мзо - фиксированное число, соответствующее максимальному значению периода напр жени сети (Тс max);
ANsi - величина необходимого коэффициента пересчета NS на интервале NSI дл поддержани равенства TcpaC4 Tc(),.
При уравнение 5 запишетс в следующем виде:
N2oN30+N2i(N30+ AN3i)N2N30- №AN3 а в (4) в N20+N2i N2.
В результате получаем, что
АМ -ДМ ЯГ 5- 6
Если , получаем способ (2), так что дл достижени такой же точности, как в устройстве (2), требуетс уменьшить частоту
N2v
задающего генератора в тт- К раз.
Диаграмма Кр на фиг. 2 соответствует выражению (6), и предлагаемое устройство работает на принципе, описанном уравнени ми (1)-(5) дл случа .
Таким образом, в диапазоне кодов 0 - N20 управл емый делитель частоты 9 работает с коэффициентом пересчета N30, а в диапазоне (см. фиг. 2) - с Nso+A N31. Информаци о рассогласовании частоты {А №) получаетс регистром 5 в ко нце периода напр жени сети под действием сигнала Тс. С помощью комбинационного преобразовател кода 6 получаетс код А N31 из кода А№ по формуле (6). В диапазоне 0 - N20 управл емый делитель частоты работает с коэффициентом N30, который подаетс на вход начальной установки делител 9 через сумматор 8. В диапазоне N2-N20 управл емый делитель частоты работает с коэффициентом N30+ A N31, дл чего функционируют дешифратор 11, триггер 12 и
вентиль 7, которые разрешают подать величину А N31 в сумматор 8 в этом диапазоне изменени кодов.
Дл решени поставленной задачи можно использовать схему на фиг. 3. В этом
случае устройство снабжено сумматором 13, к одному входу которого подключен преобразователь кодов 6, реализующий зависимость А N20 К АТС, на другой вход подаетс посто нна величина.
Таким образом, в предлагаемом ус тройстве сигнал развертки Кр аппроксимируетс ломаной линией благодар изменению коэффициента пересчета N3 в интервале синхронизации Ti, что позвол ет достичь
Claims (1)
- большей точности при сравнительно невысокой частоте задающего генератора. Формула изобретени Устройство дл управлени вентильным преобразователем, содержащее генераторуправл ющих кодов, выходы младших разр дов которого св заны с первой группой входов цифрового компаратора, выходы старших разр дов подключены к адресным входам распределител , информационныйвход которого св зан с выходом компаратора , неуправл емый делитель частоты, один выход которого подключен к второй группе входов компаратора, а выход синхронизации - ко входу синхронизации распределител , отличающеес тем, что, с целью повышени точности и обеспечени неизменного коэффициента пересчета в интервале синхронизации, введены дешифратор, триггер, блок элементов И, сумматор, управл емый делитель частоты, задающий генератор , преобразователь кодов, регистр-защелка, один вход которого предназначен дл подачи сигнала тактировани от сети, другие входы св заны с выходами текущего значени коданеуправл емого делител частоты, выходы регистра-защелки соединены с комбинационным преобразователем кодов, который через блок элементов И св зан с первой группой входов сумматора, втора группа входов которого служит вводом константы, соответствующей Фиксированному значению периода напр жени сети, его выходы св заны со входом начальной установки управл емого делител частоты, к входу которого подключен задающий генератор, выход управл емого делител св зан с входом неуправл емого делител частоты, вход дешифратора св зан с выходом неуправл емого делител частоты, а выход - с первым входом триггера, другой выход которого св зан с выходом неуправл емого частоты, а выход триггера соединен со входом блока элементов И, причем преобразователь кодов выполнен реализующим зависимость0ANai ANsN2N2 - N20где N31 - значение числа на выходе преобразовател кодов;N3 - значение числа на входе преобразовател кодов;N2 - максимальное значение числа в делителе частоты, определ ющее интервал синхронизации;- значение числа в счетчи е, определ ющее момент переключени коэффициента делени управл емого делител частоты.N..и,ТС LФю.гt-3ВteJ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894704095A SU1698943A1 (ru) | 1989-06-14 | 1989-06-14 | Устройство дл управлени вентильным преобразователем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894704095A SU1698943A1 (ru) | 1989-06-14 | 1989-06-14 | Устройство дл управлени вентильным преобразователем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1698943A1 true SU1698943A1 (ru) | 1991-12-15 |
Family
ID=21453676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894704095A SU1698943A1 (ru) | 1989-06-14 | 1989-06-14 | Устройство дл управлени вентильным преобразователем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1698943A1 (ru) |
-
1989
- 1989-06-14 SU SU894704095A patent/SU1698943A1/ru active
Non-Patent Citations (1)
Title |
---|
Файнштейн В Г.. Файнштейн Э.Г. Микропроцессорные системы управлени тиристорными электроприводами, М.- Энергоатомиздат, 1986,с 164, рис.6 15 Булатов О Г. и др. Систем, управлени ведомыми вентильными преэбрззовател - ми. М.: МЭИ, 1983, с. 40, рис. 3 6, * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4290108A (en) | Control unit for a converter | |
JPH04336308A (ja) | マイクロコンピュータ | |
CN110995207B (zh) | 一种高斯脉冲信号发生器及信号发生方法 | |
US4166249A (en) | Digital frequency-lock circuit | |
US3997855A (en) | Digital FSK time rate of change modulator | |
SU1698943A1 (ru) | Устройство дл управлени вентильным преобразователем | |
KR970024561A (ko) | 마이크로프로세서용 클럭 발생기 | |
GB1480527A (en) | Frequency/digital conversion means | |
SU1674330A1 (ru) | Генератор опорного кода вентильного преобразовател | |
SU1170570A1 (ru) | Устройство для управления двенадцатифазным мостовым инвертором | |
SU826551A1 (ru) | Устройство для импульсно-фазового управления тиристорным преобразователем | |
SU1156222A1 (ru) | Устройство дл управлени преобразователем напр жени | |
SU851732A1 (ru) | Устройство дл управлени вентильнымпРЕОбРАзОВАТЕлЕМ | |
SU1467721A1 (ru) | Цифровое устройство дл управлени инвертором | |
JPS5787241A (en) | Phase synchronizing circuit for optional frequency conversion | |
SU372675A1 (ru) | Генератор импульсов | |
SU1229931A1 (ru) | Устройство дл управлени автономным инвертором напр жени со слежением | |
SU1714785A2 (ru) | Формирователь случайных сигналов | |
SU1347112A1 (ru) | Устройство дл управлени регул тором переменного напр жени со звеном повышенной частоты | |
RU1818666C (ru) | Генератор опорного кода вентильного преобразовател | |
SU1042153A1 (ru) | Устройство дл импульсно-фазового управлени тиристорным преобразователем | |
SU1631680A1 (ru) | Одноканальное устройство дл управлени @ - пульсным статическим преобразователем | |
JPS62128213A (ja) | D/a変換器 | |
SU1365345A1 (ru) | Цифровой синтезатор частоты | |
SU1127070A1 (ru) | Устройство дл управлени преобразователем частоты с непосредственной св зью |