SU1696869A1 - Устройство дл регистрации информации - Google Patents

Abstract

Изобретение относитс  к измеритель ной технике и может быть использовано пр л создании приборов со световой шкалой а также s гриборал с механическими индикаторными и регистрирующими устройствами . Изобретение позвол ет упростить устройство за счет изменени  алгоритма обработки входной информации путем увеличени  функциональной нагрузки на блоки преобразовани  кодов. Устройство содержит три блока преобразователей кодов. блок регистрации, генератор, элементы ИЛИ. Индикаци  регистрируемой информации происходит в два такта. В начале инди- старшие разр ды информации, затем - младшие. Бпагодар  соответственно подобранной частоте генератора индика- ии  входной информации представл ет собой дп  оператора р д свет щихс  линий на матрице индикационных элементов блока регистрации 2 табл. 2 ил.

Description

Изобретение относитс  к измерительной технике и может быть использовано при создании приборов со световой шкалой, а такжэ в приборах с механическими индика- торами.

Цель изобретени  - упрощение устрой- сгпа.

На ,фиг. 1 представлена функциональна  схема устройства; на фиг. 2 показан пример реализации блока 1.

Устройство содержит первый, второй и третий блохи 1-3 преобразовани  кодов, блок 4 регистрации, генератор 5 импульсов, элементы ИЛИ 6, Блок 1 содержит поеобра- зователь 7 кодов и элемент ИЛИ 8

Устройство работает следующим образом . На входы устройства поступает код числа вида NM mN + М. На входы блока 1 поступает код числа младшего разр да М, а на входы блоков 2, 3 - код числа старшего разр да N. Устройство работает в два такта.

Такту А соответствует потенциал логической единицы на пр мом выходе генератора 5, а такту Б - потенциал логического нул . В такт А блок 1 преобразует код числа М в т--разр дную кодовую комбинацию 11...1, где т - количество младших разр дов в блоке 4, Блок 2 трансформирует код числа N в n-рззр дную комбинацию 00...О, а блок 3 - n-1-разр дную кодовую комбинацию ОС..ОИ..1, содержащую N единиц. Стар- шгй бит первой кодовой комбинации поступает на вход старшего разр да блока 4 с номером п, а младшие биты - на первые входы элементов ИЛИ 6. Втора  кодова  комбинаци  поступает на вторые входы элементов ИЛИ 6, на выходах которых - кодова  комбинаци  вида 00. .011 ..1 содержаша  N единиц. В такт А на входы блока 4 по младшим разр дам подаетс  код 11...1, а по старшим - 00...011...1, содержащий N единиц. В такт В блок 1 преобразует

{ асшй

код числа М в m-разр дную кодовую комбинацию 00,.,Q11...1, содержащую М+1 единиц , блок 2 трансформирует код числа N в п-разр дну О кодовую комбинацию вида 00.,,010.,,О, содержащую здиницу на N+1-ой позиции, а блок 3 - в п-1-разр дную кодовую комбинацию вида ОС...О. Старший бит первой кодовой комбинации пост/лает на вход старшего разр да блока Л г номером п, а младшие биты - на первые Е.ХОДЫ элеаден- то в 6, Втора  кодова  комбинаци  поступает на вторые входы элементов 6. На выходах элементов 6 формируетс  п-1-рс13р днэн кодова  комбинаци  вид  00 ..010...О, содержаща  единицу на N+ 1-oi i пози дим. Сле- довательно, в гакт Е на вхо&ы опока 4 по младшим разр дам подаетс  гп -разр дный шд вида 00,,,011.,,1, содержащий WM зди- чиц, а по старшим разр д;,и - п-разо дный код вида 00.,.010,..0 содержащий единицу ia N+1-ой позиции, В результате зтого ч гакт А возбуждаетс  N полных старших раз- о дов блока 4 из mN элементов, о и такт В - N+1-й неполный старший разр д из М+1 элементов. Част ату импупьсо з тактового re- нератора выбирают таким образом, чтобы оператор воспринимал выходной сигнал в виде непрерывкой кон граем ч о и огмос; 5 ль- но бона линии из mN+M-И озбухды ных элеме -ггов, ч го соответствуй; выводу числа JMM3 + ivS.

Устройство реализовано с И ПОГ ЗОУЗ- мием а качестве основной  -шмепгнои баги микросхем сг;рии К55Б и ссчупано /п  работы с индикатором, выпо иемныгл ь j есно- se 100 светодиодных . Злек.е-ггы были соединены матрицей 10x10.

Работа устройства на г римерс чвод. числа 68 (на индикаторе отображавг-.  ОС значений: от 00 до 99), На влод устрой- стаа поступает код 0110.10СО. Устройство работает в два такта. Тзкгу Л соот в&тс.твует наличие напр жени  логическое, ед нмць на пр мом выходе генераторе о, а такту 5 -- напр жение логического пул . Работа уст- ройства описываетс  картой потенциалов, приведенной в табл. 1, 2, В них использованы следующие обозначени :

ЧВЭИ - четные входы лог и кэских элементов ИЛ И;

НВЭИ - нечетные входы логических элементов ИЛИ;

В И - выходы элементов ИЛИ; Б1 - первый блок преобразовани  s o- дов

Б2 - второй блок преобразовани  кедов 53 - третий блок преобразовани  кодов Б4(с) - входы старших оазр доз блока 4 Б4(М) - входы младших разр дов блока 4

Б такт А возбуждаютс  6 полных старших разр дов .13 60 свегидиодов, «ч в такт Б - седьмой непил- ый старший разр д из 9 светодиодов. Частота импульсов тактового генератора - 100 Гц, В результате оператор наблюдает на шкале свет щуюс  линию из 69 светодиодов, что соответствует индикации числа 68,

Claims (1)

1. Формула изобретени  Устройство дл  регистрации информации , содержащее три блока преобразовани  КОДОЕ, блок регистрации, генератор импульсов, информационные входы первого блоке преобразовани  кодов  вл ютс  информационными входами мпадших разр дов устройства, информационные входы второго и третьего блоков преобразовани  ; й1 югсг, информационными входами старших разо дов устройства, пр мой эыхпд генирьгора соединен с управл ющие входом nftpt.;o блока преобразованип кодов , выходы которого соединены с инфор- мацитчными входами млг-дших разр дов 5 о,;а регистрации, о т л и дающеес  тем, чго, L. целью упрощени , в иего ьведены элементы ИЛИ, управл ющий вход третьего блока праобрагованик кодоз соединен с пр мым выходом генерс горз импульсоч, инверсный с.ыход которого соединен с управ- ллющим входом второго блока преобразовани  кодов, выход старшего разр да которого соединен с одним входом старших разр дов блока регистрации, выходы элементов И Л i/I соединены с дружми входами старших разр дов блока регистрации , выходы младших разр дов второго блока преобразовани  кодов соединены с первыми входами элементов ИЛИ. вторые входы которых соединены с выходами третьего блоча преобразовани  кодов,

   Т а б л и ц а 1 „Входные кодовые комбинации элементов и блоков за вл емого устройства.

   Выходные кодовые комбинации элементов и блоков за вл емого устройства.

   фиа1

   Таблица2

   x/4 Lf im-/

   fcv 70:e3WSSi

   Iff. -

   f)

   1 P I «

   :;E W

   4,.,.„, f)

   г

   ,77

   «4- ;

   (Й/5, f