SU1691837A1 - Вычислительное устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в специализированных вычислител х. Целью изобретени   вл етс  расширение класса решаемых задач за счет возможности вычислени  лекальных функций. Устройство содержит счетчик, генератор импульсов, распределитель импульсов, генератор тактовых импульсов, блок регистров опорных значений функций, блок регистров параметров аппроксимации, коммутаторы, регистры , тангенсный преобразователь, преобразователь кусочно-линейной функции , преобразователи дробно-рациональной функции, блоки элементов ИЛИ, сумматоры, умножители, блок делени , арк- тангенсные преобразователи, элементы задержки и выходной регистр. 3 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в специализированных вычислител х.

Цель изобретени  - расширение класса решаемых задач за счет обеспечени  возможности вычислени  лекальных функций.

На фиг.1-3 представлена функциональна  схема устройства.

Устройство содержит счетчик 1, генератор 2 импульсов, распределитель 3 импульсов , генератор 4 тактовых импульсов, блок 5 регистров опорных значений функции, блок 6 регистров параметров аппроксимации, коммутаторы 7-10, регистры 11-14, коммутаторы 15-17, регистры 18 и 19, коммутатор 20, тангенсный преобразователь 21, регистры 22 и 23, коммутаторы 24-26, регистры 27 и 28, коммутатор 29, преобразователь 30 кусочно-линейной функции, выходной регистр 31, коммутатор 32, блок 33 элементов ИЛИ, блоки 34-37 элементов ИЛИ, первый

преобразователь 38 дробно-рациональной функции, блоки 39 и 40 элементов ИЛИ, второй преобразователь 41 дробно-рациональной функции, блоки 42 и 43 элементов ИЛИ, первый умножитель 44, блоки 45 и 46 элементов ИЛИ, второй сумматор 47, блок 48 элементов ИЛИ, второй элемент 49 задержки , блок 50 и 51 элементов ИЛИ, первый сумматор 52, преобразователь 53 квадратичной функции, первый вычитатель 54, второй умножитель 55, блок 56 элементов ИЛИ, блок 57 делени , блок 58 элементов ИЛИ, второй вычитатель 59, четвертый умножитель 60, второй арктангенсный преобразователь 61, третий элемент 62 задержки, первый арктангенсный преобразователь 63, блок 64 элементов ИЛИ, третий умножитель 65 и первый элемент 66 задержки..

Устройство функционирует в соответствии со следующим алгоритмом.

Os sQ

00

СО XI

Линейна  трансформаци  F(lj) лекальной функции производитс  в соответствии со следующим выражением:

F(lj) Z y(tj)-f Y,(1)

где р(tj) - лекальна  функци , выраженна  через тангенс аргумента;

Z, Y - коэффициенты трансформации лекала.

Аргументы tj лекальной функции выражаютс  через аргументы 1| аппроксимируемой функции следующим образом:

tj Klj + X,(2)

где К, X - коэффициенты трансформации лекала.

Если ИЦ - выбранные опорные точки функции f(l), определенной на интервале а, Ь, то наложение трансформированной лекальной функции на 4 выбранные точки функции f(l) выполн етс , если справедливо равенство

f(li) --F(h), 1 1,2,3,4.(3)

Из системы уравнений (3) с учетом (2) можно получить в случае аппроксимации лекальной функции круговым тангенсом

К-,(4)

t2 arctg

Ч

1 - vi

(1 + vi)tg г X t2 - К12;

Y 1М JZM № v &)

fP(t3)-p(t2)

Z- f( 3)-f(l2) ф (t3) - Р (t2)

где t3 ts + r, (9)

(5) (6) (7)

(8)

arctg

k:14

1 + 15

V.

11 f(l3)-f(l2)

(10) (11)

va

l(L2j(12)

f(U)-f(l3)-( }

На информационные входы блока 5 регистров опорных значений функции поступает исходна  информаци  в виде сигналов, соответствующих величинам f(h), fffe) f(la) и ). На информационные входы блока 6 регистров параметров аппроксимации поступает исходна  информаци  в виде сигналов, соответствующих величинам 2. f и а (а - посто нна  величина, равна  -1).

Сигнал, соответствующий величине f(l2), поступает через коммутатор 7 на вход пер0

5

0

5

0

0

5

0

5

вого преобразовател  38 дробно-рациональной функции, а также через блоки 36 элементов ИЛИ и 37 на входы второго одноименного преобразовател  41. Сигнал, соответствующий величине f(h), поступает через блок 38 элементов ИЛИ на вход второго преобразовател  41 дробно-рациональной функции, Сигнал, соответствующий величине f(ls), поступает через коммутатор 8 и через блок элементов ИЛИ 39 на вход первого преобразовател  38 дробно-рациональной функции, а также через блок 40 элементов ИЛИ на вход второго преобразовател  41 дробно-рациональной функции, и непосредственно на вход первого преобразовател  38.

Сигнал, соответствующий величине f(U), поступает через блок 34 элементов ИЛИ на вход первого преобразовател  38 дробно- рациональной функции. Сигнал, соответствующий величине а (равный -1), поступает на входы первого и второго преобразователей 38 и 41 дробно-рациональной функции.

Преобразователь 38 оценивает величину V2 в соответствии с формулой (12). В данном случае: f f03), р fOz), с f(U), ip f02), а -1. Сигнал, соответствующий величине Vz поступает через коммутатор 10 на информационный вход регистра 11.

Преобразователь 41 оценивает величину vi в соответствии с формулой (11). В данном случае: f f02), р f(li), с 10з), V f(l), a -1. Сигнал, соответствующий величине vi , поступает через коммутаторЭ на входы второго умножител  55 и первого вы- читател  54, а также через блок 51 элементов ИЛИ на вход первого сумматора 52

С выхода сумматора 52 сигнал, соответствующий величине (1 + vi), подаетс  на информационный вход регистра 13, а с выхода вычитател  54 сигнал, соответствующий величине (1 - vi), подаетс  на информационный вход регистра 12. С выхода умножител  55 сигнал, соответствующий величине 3 fi , поступает через блок 56 элементов ИЛИ на вход делимого блока 57 делени .

Сразу после вычислени  величины (1 + + vi) подаетс  сигнал с выхода распределител  3 импульсов на вход считывани  первого регистра 11, с выхода которого сигнал, соответствующий величине V2 , посылаетс  через коммутатор 32 и блок 51 элементов ИЛИ на вход первого сумматора 52, с выхода которого сигнал, соответствующий величине (1 + V2) подаетс  на информационный вход регистра 14,

Сигнал, соответствующий величине (1 + + vi), с выхода регистра 13 через коммутатор

15и блок 42 элементов ИЛИ подаетс  на вход делител  блока 57 делени . С выхода блока 57 сигнал, соответствующий величине 3 Vi/(1 + vi), посылаетс  через коммутатор

16и блок 58 элементов ИЛИ на вход уменьшаемого вторичного вычитател  59. На вход вычитаемого вычитател  59 через блок элементов ИЛИ 45 и коммутатор 32 направл етс  сигнал, соответствующий величине

V2.

С выхода второго вычитател  59 сигнал, соответствующий величине 3 vi/(1 + vi) -V2, через коммутатор 17 поступает на вход преобразовател  53 квадратичной функции, на другой вход которого с выхода регистра 14 подаетс  сигнал, соответствующий величине (1 +V2). Преобразователь 53 осуществл ет извлечение квадратного корн  из отношени  двух чисел, т.е. вычисление аргумента arctg.

С выхода преобразовател  53 квадратичной функции сигнал, соответствующий аргументу arctg в формуле (10) или величине tg т, поступает на вход второго арктангенс- ного преобразовател  61 и на вход четвертого умножител  60. С выхода преобразовател  61 сигнал, соответствующий величине г, подаетс  на вход третьего элемента 62 задержки, а также через блок

56элементов ИЛИ на вход делимого блока

57делени . На вход делител  блока 57 через блок 42 элементов ИЛИ с выхода блока б регистров второго блока параметров аппроксимации направл етс  сигнал, соответствующий величине rj. С выхода блока 57 делени  сигнал, соответствующий величине К, подаетс  через коммутатор 16 на информационный вход регистра 18.

На вход четвертого умножител  60 подаетс  сигнал, соответствующий величине (1 + Vi). С выхода умножител  60 сигнал, соответствующий величине (1 + v tg т, подаетс  на вход первого арктангенсного преобразовател  63. На второй вход преобразовател  63 подаетс  сигнал с выхода регистра 12. Далее определ етс  величина V2 в соответствии с формулой (5), котора  посылаетс  на входы блоков 46, 50 и 58 элементов ИЛИ.

С выхода блока 46 элементов ИЛИ сигнал, соответствующий величине t2, подаетс  на вход второго сумматора 47, на другой вход которого с выхода третьего элемента 62 задержки через блок 48 элементов ИЛИ посылаетс  сигнал, соответствующий величине т, С выхода второго сумматора 47 сигнал, соответствующий величине 1з, вычисленной по формуле (9), подаетс  на информационный вход коммутатора 20.

В дальнейшем осуществл етс  вычисление коэффициентов X. Y и Z трансформа- 5 ции лекал соответственно по формулам (6). (7) и (8).

Сигналы, соответствующие величинам X, Y и Z, посылаютс  на информационные входы соответственно регистров 19, 28 и 27.

0Далее вычисл етс  аргумент tj лекальной функции. С входа устройства на вход счетчика 1 поступает начальное значение 1о. За счет генератора 2 импульсов, сигналы с выхода которого подаютс  на счетный вход

5 счетчика 1, формируетс  аргумент Ij. Сигнал, соответствующий величине Ij, подаетс  через блок 43 элементов ИЛИ на вход первого умножител  44, на другой вход которого с выхода регистра 18 посылаетс  сигнал, со0 ответствующий коэффициенту К. С выхода умножител  44 сигнал, соответствующий величине Klj, подаетс  через коммутатор 29 и блок 46 элементов ИЛИ на вход второго сумматора 47. На другой вход этого сумма5 тора с выхода регистра 19 через блок элементов ИЛИ 48 направл етс  сигнал, соответствующий величине X.

С выхода сумматора 47 сигнал, соответствующий величине tj, поступает через ком0 мутатор 20 на вход преобразовател  30 кусочно-линейной функции, на другие входы которого с регистров 27 и 28 поступают сигналы, соответствующие коэффициентам Z и Y. Преобразователь 30 вычисл ет линей5 ную трансформацию F(lj) лекальной функции по формуле (1), котора  направл етс  на выход устройства.

В дальнейшем работа устройства дл  вычислени  по формуле (2) и (1) повтор етс 0 до тех пор, пока не исчерпаютс  аргументы Ij, т.е. формулы (2) и (1) отрабатываютс  в цикле.

Управл ющие сигналы дл  работы устройства обеспечиваютс  распределителем

5 3 импульсов.

Claims (1)

1. Формула изобретени  Вычислительное устройство, содержащее тринадцать коммутаторов, дес ть реги- стров, первый умножитель, первый

   0 сумматор, счетчик и распределитель импульсов , причем выход первого сумматора соединен с информационным входом первого регистра, выход второго регистра - с входом первого сомножител  первого умно5 жител , выход третьего регистра - с первым информационным входом первого комму-.

   татора, отличающеес  тем, что. с целью расширени  класса решаемых задач за счет возможности вычислени  лекаль- ных функций, в него дополнительно введены блок регистров опорных значений функций , блок регистров параметров аппроксимации , три умножител , второй сумматор, два вычитател , блок делени , семнадцать блоков элементов ИЛИ, тангенсный преобразователь , два арктангенсных преобразовател , преобразователь кусочно-линейной функции, два преобразовател  дробно-рациональной функции, преобразователь квадратичной функции и три элемента за- Д(ржки, причем входы опорных значений функций с первого по четвертый соединены с информационными входами регистров соответственно с первого по четвертый блока регистров опорных значений функций, входы параметров с первого по третий устрой- сгва соединены с информационными входами регистров соответственно с первого по третий блока регистров параметров аппроксимации, выходы регистров с первого по четвертый блока регистров опорных значений функции соединены с первыми входами элементов ИЛИ первого блока, с первыми входами элементов ИЛИ второго блока, информационными входами второго и третьего коммутаторов соответственно, первый информационный выход второго коммутатора соединен с первыми входами элементов ИЛИ третьего и четвертого блоков и входом первого операнда первого преобразовател  дробно-рациональной функции, первый информационный выход третьего коммутатора соединен с первыми входами элементов ИЛИ п того и шестого бпоков и входом второго операнда первого преобразовател  дробно-рациональной функции, выход первого регистра блока регистров параметров аппроксимации, выходы элементов ИЛИ п того и второго блоков соединены соответственно с входами третьего, четвертого и п того операндов первого преобразовател  дробно-рациональной функции, выход которого соединен с информационным входом четвертого коммутатора, выход первого умножител  соединен с первым информационным входом п того коммутатора , выход которого соединен с первыми входами элементов ИЛИ седьмого блока, выходы элементов ИЛИ седьмого и восьмого блоков соединены соответственно с входами первого и второго слагаемых второго сумматора, первый и второй информационные выходы четвертого коммутатора соединены с информационными входами третьего и четвертого регистров, выход элементов ИЛИ четвертого блока, выход первого регистра блока регистров параметров аппроксимации, выходы элементов ИЛИ третьего блока, выходы элементов ИЛИ первого блока и выходы элементов ИЛИ шестого блока соединены с входами операндов соответственно с первого по п тый второго преобразовател  дробно-рациональной функции, выход которого соединен с первым информационным входом шестого коммутатора, выход которого соединен с входом вычитаемого первого вычитател , входом первого сомножител  0 второго умножител  и первыми входами элементов ИЛИ дев того блока, вторые входы и выход которых соединены с первым информационным выходом первого коммутатора и входом первого слагаемого 5 первого сумматора соответственно, выход первого сумматора соединен с информационным входом п того регистра, выход первого регистра соединен с информационным входом седьмого коммутатора, пер- 0 вый информационный 1зыход которого соединен с первыми входами элементов ИЛИ дес того блока, выходы которых соединены с входами делител  блока делени , вход делимого и которого 5 соединены с выходами элементов ИЛИ одиннадцатого блока и информационным входом восьмого коммутатора соответственно , первый и второй информационные выходы которого соединен с информаци- 0 онным входом второго регистра и первыми входами элементов ИЛИ двенадцатого блока, выходы которых соединены с входом уменьшаемого второго вычитател , вход вычитаемого которого соединен с вы- 5 ходами элементов ИЛИ тринадцатого блока , первые и вторые входы которого соединены с вторыми информационными выходами седьмого и первого коммутаторов соответственно, информационный О вход п того коммутатора соединен с выходом первого умножител , выход второго сумматора - с информационным входом дев того коммутатора, второй информационный выход шестого коммутатора - с ин- 5 формационным входом шестого регистра, в ыход которого соединен с входом первого операнда преобразовател  кусочно-линейной функции, входы второго и третьего операндов которого соединены с первым 0 информационным выходом дев того коммутатора и выходом четвертого регистра соответственно, вторые информационные выходы второго и третьего коммутаторов соединены соответственно с первыми и 5 вторыми входами элементов ИЛИ четырнадцатого блока, выход которого соединен с входом первого сомножител  третьего умножител , вход второго сомножител  которого соединен с выходами элементов ИЛИ п тнадцатого блока, выход третьего

   умножител  соединен с информационным входом дес того коммутатора, первый информационный выход которого соединен через первый элемент задержки с вторыми входами элементов ИЛИ первого блока, вто- 5 рой информационный выход дес того коммутатора соединен с вторыми входами элементов ИЛИ третьего блока, информационные выходы с первого по третий одиннадцатого коммутатора соединены с вторыми 10 входами элементов ИЛИ п того блока, вторыми входами элементов ИЛИ четвертого блока и первыми входами элементов ИЛИ п тнадцатого блока соответственно, информационные выходы с первого по третий две- 15 надцагого коммутатора соединены с вторыми входами элементов ИЛИ шестого, второго и п тнадцатого блоков соответственно , выход второго регистра блока регистров параметров аппроксимации соединен 20 с вторыми входами элементов ИЛИ дес того блока, выход первого вычитател  - с информационным входом седьмого регистра, второй информационный выход дев того коммутатора через второй элемент задерж- 25 ки соединен с первыми входами элементов ИЛИ шестнадцатого блока, второй информационный выход седьмого коммутатора, выходы п того регистра, второго вычитател , седьмого регистра, преобразовател  ку- 30 сочно-линейной функции соединены с входом первого сомножител  четвертого умножител , входом первого операнда пре- образовател  квадратичной функции, информационным входом тринадцатого 35 коммутатора, с входом первого операнда первого арктангенсного преобразовател , с выходом результата устройства соответственно , первый и второй информационные выходы тринадцатого коммутатора соеди- 40 йены с входом второго операнда квадратичной функции и информационным входом восьмого регистра, выход преобразовател  квадратичной функции соединен с входом операнда второго арктангенсного преобра- 45 зовател  и входом второго сомножител 

   четвертого умножител , выход которого соединен с входом второго операнда первого арктангенсного преобразовател , выход которого соединен с вторыми входами элементов ИЛИ шестнадцатого блока, двенадцатого и седьмого блоков элементов ИЛИ, выход второго арктангенсного преобразовател  соединен с вторыми входами элементов ИЛИ одиннадцатого блока и через третий элемент задержки с первыми входами элементов ИЛИ восьмого блока, вторые входы которых соединены с выходом восьмого регистра, выходы элементов ИЛИ шестнадцатого блока соединены с входами операнда тангенсного преобразовател , выход которого соединен с информационными входами дев того и дес того регистров , выходы которых соединены с информационными входами одиннадцатого и двенадцатого коммутаторов, выход третьего регистра блока регистров параметров аппроксимации соединен с первыми входами элементов ИЛИ семнадцатого блока, вторые входы которых соединены с выходом счетчика, входы параллельной записи и счетный вход которого соединены с входом константы и тактовым входом устройства соответственно, выходы элементов ИЛИ семнадцатого блока соединены с входом второго сомножител  первого умножител , синхронизирующие входы регистров с первого по дес тый соединены с одноименными тактовыми выходами распределител  импульсов, входы управлени  регистров с первого по дес тый соединены с тактовыми выходами с одиннадцатого по двадцатый распределител  импульсов, управл ющие входы коммутаторов с первого по тринадцатый соединены с соответствующими- выходами распределител  импульсов, син-хронизирующие входы преобразователей дробно-рациональной функции, кусочно-линейной функции, блоков регистров опорных значений функции и параметров аппроксимации соединены с соответствующими выходами распределител  импульсов.

   Ж

   г

   и к

   А М

   т У

   Ф

   Фиг. 2

   Фиг.З