SU1688257A1 - Устройство дл решени систем линейных алгебраических уравнений - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительном технике и мокет бьггь использовано дл  решени  систем линейных алгебраических уравнений. Цель изобретени  - сокращение аппаратурных затрат за счет уменьшени  количества блоков вычислений. Устройство содержит п бпоков 1 вычислении, где п - пор док решаемой системы линейных алгебраических уравнений, блок 2 суммировани , блок 5 анализа, блок 6 синхронизации , первый 7 и второй 8 элементы задержки. Данное устройство предназначено дл  нахождени  решени  СЛАУ итерационным методом Гаусса-Зей- дел . 1 ил.

Description

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  нахождени  решени  систем линейных алгебраических уравнений .

Цель изобретени  - сокращение аппаратурных затрат путем уменьшени  количества блоков вычислений.

На чертеже представлена схема устройства дл  решени  систем линейных алгебраических уравнений.

Устройство содержит п блоков вычислений 1, где п - пор док системы линейных алгебраических уравнений, блок 2 суммировани , п входов 3 коэффициентов системы линейных алгебраических уравнений устройства, вход 4 свободных членов системы линейных алгебраических уравнений устройства, блок 5 анализа, блок 6 синхронизации, первый и второй элементы 7 и 8 задержек ,i

Устройство предназначено дл  нахождени  решени  системы линейных алгебраических уравнений

х + Ь,

(О

где А - пкп матрица коэффициентов, х и b - соответственно гор неизвестных и вектор свободных членов размерности п.

Решение системы (1) находитс  в виде (метод Гаусса-Зейдел ):

о оо оо ю ел

х у + г.

(2)

где

«:-Ц К «r-t К-1

a;ixi+5a;jx, + b;

1 i.Ј п

i к , 0) . +Ь;,г-1

i-t

1 Ј i Ј n

K-1

a - x ки n

i

где k - шаг итерации.

Устройство работает следующим образом .

Перед началом работы устройства в блок 5 анализа через вход задани  точности устройства записываетс  число , задающее требуемую точность решени  системы линейных алгебраических уравнений. При поступлении тактовых импульсов от блока 6 синхронизации происходит считывание данных с входов 3 устройства. На каждой итерации, длительность которой равна 2п тактов, структура входных данных остаетс  посто нной. За начальное приближение компонент вектора неизвестных принимаютс  значени , зарегистрированные в начальный момент в регистрах -фиксаторах соответствующих блоков 1 вычислений и блока 2 гуммировани .

На каждом такте работы устройства в каждом блоке 1 вычислений одновременно осуществл ютс  операци  умножени  значений, поступающих на входы первого и четвертого операндов блока 1, и операци  сложени  значений, поступающих на входы второго и третьего операндов блока 1. В блоках 1 вычислений с первого по (п - 1)-й происходит последовательное вычисление слагаемых у, согласно (3). n-й блок вы- числешш, который служит дл  вычислени  z согласно формуле (4), позвол ет использовать новую компоненту вектора неизвестных, найденную на предыдущем такте, при вычислении следующей компоненты вектора неизвестных. Второй элемент задержки, осуществл ющий задержку длительностью два такта, позвол ет использовать новую компоненту вектора неизвестных при вычислении последующих компонент, которое будет производитьс  в (п-1) блоках 1 вычислений. Суммирование слагаемых ,у и z, которые вычисл ютс  в предшествующем такте в (п-1)-м и n-м блоках 1 соответственно, происходит в блоке 2 суммировани  одновременно г последующим суммированием полученных результатов согласно (2).

В блоке 5 анализа вычисл етс  раз- ница /х - | (i 1 ,п) значений компонент вектора неизвестных, полученных на k-й и (k-l)-vi итераци х, и

Ю 15 20 25

сравниваетс  с заданным порогом точности . Дл  одновременного поступлени 

у

на входы блока 5 анализа значении х.

tn

их осуществл етс  задержка значе1 К и„

ни  х , на п тактов. При удовлетворении заданной точности на выходе признака останова устройства по вл етс  признак получени  решени  и с выхода результата устройства снимаютс  найденные значени  вектора неизвестных .

Формула

зобретени 

0

5

5

0

5

0

Устройство дл  решени  систем линейных алгебраических уравнений, содержащее с первого по п-и блоки вычислений (где п - пор док решаемой системы линейных алгебраических уравнений ), блок суммировани , блок синхронизации , блок анализа и первый элемент задержки, причем входы с первого по n-й коэффициентов системы линейных алгебраических уравнений устройства подключены соответственно к первым информационным входам блоков вычислений с первого по n-й, первый и второй выходы i-ro блока вычислений (где i 1 , . . , , п-2) подключены соответственно к второму и третьему информационным входам (i-H)-ro блока вычислений, вход свободных членов системы линейных алгебраических уравнений устройства подключен к второму информационному входу первого блока вычислений, первый и второй выходы (п-1)-го блока вычислений подключены соответственно к входам первого и второго операндов блока суммировани , вход нулевого потенциала устройства подключен к третьему информационному входу первого блока вычислений, четвертый информационный вход i-ro блока вычислений подключен к третьему информационному выходу (i-H)-ro блока вычислений, первьп и второй выходы n-го блока вычислений подключены соответственно к входам третьего и четвертого операндои блока суммировани , выход которого подключен к четвертому информационному входу n-го блока вычислени , вход задани  точности устройства подключен к первому информационному входу блока анализа, выход которого подключен к выходу признака останова устройства, вход запуска которого подключен к тактовому входу блока гинхрогиэации, выходы которого

подключены соответственно к входам синхронизации блоков вычислений с первого по n-й,блока суммировани  и блока анализа, отличающее- с   тем, что, с целью сокращени  аппаратурных затрат за счет уменьшени  количестиа блоков вычислений, оно содержит второй элемент задержки, причем третий выход первого блока вычислений подключен к- входу первого элемента задержки, выход которого подключен к второму информационному вхо 5

82576

ду блока анализа, выход блока суммировани  подключен к третьему информационному входу блока анализа, к выходу результата устройства и к входу второго элемента задержки, выход которого подключен к четвертому информационному входу (n-l)-ro блока вычислений , вход нулевого потенциала устройства подключен к второму и третьему информационным входам п-го блока вычислений.

10

Т

Claims (1)

1. Формула изобретения

   Устройство для решения систем линейных алгебраических уравнений, содержащее с первого по n-й блоки вычислений (где η - порядок решаемой системы линейных алгебраических уравнений), блок суммирования, блок синхронизации, блок анализа и первый элемент задержки, причем входы с первого по n-й коэффициентов системы линейных алгебраических уравнений устройства подключены соответственно к первым информационным входам блоков вычислений с первого по n-й, первый и второй выходы i-ro блока вычислений (где i = 1,..., п-2) подключены соответственно к второму и третьему информационным входам (i+1)-ro блока вычислений, вход свободных членов системы линейных алгебраических уравнений устройства подключен к второму информационному входу первого блока вычислений, первый и второй выходы (n-l)-ro блока вычислений подключены соответственно к входам первого и второго операндов блока суммирования, вход нулевого потенциала устройства подключен к третьему информационному входу первого блока вычислений, четвертый информационный вход ί-го блока вычислений подключен к третьему информационному выходу (i+1)-ro блока вычислений, первый и второй выходы η-го блока вычислений подключены соответственно к входам третьего и четвертого операндов блока суммирования, выход которого подключен к четвертому информационному входу η-го блока вычисления, вход задания точности устройства подключен к первому информационному входу блока анализа, выход которого подключен к выходу признака останова устройства, вход запуска которого подключен к тактовому входу блока синхронизации, выходы которого подключены соответственно к входам синхронизации блоков вычислений с !

   первого по n-й,блока суммирования и блока анализа, отличающеес я тем, что, с целью сокращения' ап- $ паратурных затрат за счет уменьшения количества блоков вычислений, оно содержит второй элемент задержки, причем третий выход первого блока вычислений подключен к- входу первого элемента задержки, выход которого подключен к второму информационному вхо ду блока анализа, выход блока суммирования подключен к третьему информационному входу блока анализа, к выходу результата устройства и к входу второго элемента задержки, выход которого подключен к четвертому информационному входу (п-1)-го блока вычислений, вход нулевого потенциала устройства подключен к второму и третьему информационным входам п-го блока вычислений.