SU1674250A1 - Усилитель записи - считывани - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении интегральных микросхем. Цель изобретени  - получение на выходах буферного каскада большего логического перепада без резкого снижени  быстродействи . Усилитель содержит дифференциальный каскад на транзисторах 1 и 5 с эмиттерными повторител ми на входе транзистора 15, источник опорного напр жени  на транзисторе 17, ограничительные диоды 11 и 19. Усилитель характеризуетс  отсутствием насаждени  транзисторов за счет ограничени  входного сигнала уровнем, не превышающим верхнего опорного уровн , измен емого входным сигналом. 1 ил.

Description

3 7

//

/Jo-I

Т D

19

7

19

Л15

Ю

-оЈ об

О

2

Ю СП

о

-r

Ис

ю

Изобретение относитс  к вычислительной технике и может быть использовано при построении интегральных микросхем.

Целью изобретени   вл етс  повышение быстродействи .

На чертеже приведена принципиальна  схема устройства.

Усилитель содержит транзистор 1, коллектор которого подключен к выходу 2 схемы и через резистор 3 соединен с шиной 4 питани . Эмиттер транзистора 1 соединено эмиттером транзистора 5, коллектор которого подключен к второму выходу б схемы и через резистор 7 соединен с шиной 4 питани . База транзистора 1 соединена с эмиттером транзистора 8 и через резистор 9 подключена к общей шине 10. Коллектор транзистора 8 соединен с шиной 7 питани . База транзистора 8 соединена с анодом диода 11 и через резистор 12 - с шиной 4 питани . Катод диода 11 соединен с входом 13. Эмиттер транзистора 1 через резистор 14 соединен с общей шиной 10. База транзистора 5 соединена с эмиттером транзистора 15 и через резистор 16 - с общей шиной 10. Коллектор транзистора 15соеди- нем с шиной 4 питани , а его база - с коллектором транзистора 17 и через резистор 18 - с шиной 4 питани .

Эмиттер транзистора 17 соединен с шиной 10, а его база - с эмиттером транзистора 5. Анод диода 19 соединен с базой транзистора 8. а его катод - с базой транзистора 15.

Усилитель работает следующим образом .

При подаче на вход 13 напр жени , соответствующего логическому нулю, напр жение на базе транзистора 8 будет равно

U68-UBX13°+UD11.

где Uexi3° - напр жение логического нул  на входе 13;

UDII пр мое падение напр жени  на диоде 11 за счет протекани  тока по цепи: шина 4 питани , резистор 12 анод-катод диода 11, вход 13, внешн   схема, обща  шина.

Так как транзистор 8  вл етс  эмиттер- ным повторителем, то напр жение на базе транзистора 1 в этом случае будет равно входному напр жению

U61 - U68 - Убэв- UBx13°+ UD11 - U638 « UBx13°,

где Убэв - падение напр жени  на переходе база-эмиттер за счет протекани  тока по цепи: шина 4 питани , коллектор-эмиттер транзистора 8, резистор 9, обща  шина.

В то же врем  напр жение на базе транзистора 5, образующего вместе с транзистором 1 переключатель тока, будет равно

U65 Ua15 U&15 - 1)бэ15 1)кэ17 - 1)бэ15 - U6315 + УбэБ + 11бэ17 11бэ15 U635 + 11бэ17 - 2UO,

где U65 - напр жение на базе транзистора 5 относительно общей шины 10;

1)э5 - напр жение на эмиттере транзистора 15 относительно общей шины 10 за счет протекани  тока по цепи: шина 4 питани , коллектор-эмиттер транзистора 15, резистор 16, обща  шина:

1)б15 - общее напр жение на базе транзистора 15 относительно общей шины, определ емое током по цепи: шина питани , резистор 18, коллектор-эмиттер транзистора 17, обща  шина.

U6315, 11бэ5. 11бэ17 - пр мое падение напр жени  на переходах база-эмиттер соответствующих транзисторов;

Do - пр мое падение напр жени  на эмиттерном р-п-переходе,мало завис щее от величины тока.

Из этого следует, что транзисторы переключател  тока будут в следующих состо ни х: транзистор 1 будет закрыт, а транзистор 5 открыт. Напр жение на коллекторе транзистора 1 и на выходе 2 будет равно напр жению питани  схемы, а напр жение на коллекторе транзистора 5 и на выходе 6 схемы относительно общей шины будет равно

Квыхб Уи.п. - IkS R7 Un.n. - t -R7

RH

ии.п. UoR7 R14

где 11Выхб - напр жение на выходе 6;

ии.п. - напр жение источника питани ;

11бэ17 - пр мое падение напр жени  на переходе база-эмиттер транзистора 17;

R7.Ri4 - сопротивление соответствующих резисторов.

Следовательно, перепад напр жений на выходах схемы легко рассчитать. Цепь обратной св зи, котора  через диод 19 соедин ет базы транзисторов 8 и 15. в этом случае не работает, так как ток через диод протекать не может.

Нагрузочные резисторы эмиттерных повторителей 9 и 16 падени  служат дл  разр да входной емкости транзисторов переключател  тока. Резистор 14  вл етс  токозадающим. Если на вход 13 усилител  подан уровень напр жени , соответствующий уровню логической единицы, то переключение схемы произойдет, как только напр жение на базе транзистора 8 превысит уровень напр жени  на базе транзистора 15 (3U0). Цепь обратной св зи через диод 19 ограничит дальнейший подъем уровн  напр жени  на базе 8. При этом транзистор

1 откроетс , а транзистор 5 закроетс . Напр жени  на выходах схемы 6 и 2 в этом случае будут: Увыхб Уи.п;

U0R3

Uebix2 UM п.

R14

Claims (1)

1. Из описани  работы схемы следует, что напр жение на базе открытого транзистора переключател  тока лишь незначительно превышает уровень 2U0, что делает возможным , не опаса сь насыщени  транзистора, увеличить-величину перепада по сравнению с прототипом на инверсном выходе усилител  примерно на 2Uo, а на пр мом - на Uo. Формула изобретени  Усилитель записи-считывани , содер- жащий дифференциальный каскад, коллекторы первого и второго транзисторов которого  вл ютс  выходами усилител  и соединены соответственно с первыми выводами первого и второго резисторов, вторые выводы которых соединены с шиной питани , эмиттеры транзисторов дифференциального каскада объединены и соединены с первым выводом третьего резистора, генератор тока на транзисторе, база которого соединена с первым выводом третьего резистора , второй вывод которого соединен с эмиттером транзистора генератора тока и с шиной нулевого потенциала. первый и второй эмиттерные повторители на транзисторах , коллекторы которых соединены с шиной Питани , отличающийс  тем, что, с целью повышени  быстродействи  усилител , эмиттеры транзисторов эмиттер- ных повторителей соединены соответственно с базами первого и второго транзисторов дифференциального каскада и с первыми выводами четвертого и п того резисторов, вторые выводы которых соединены с шиной нулевого потенциала, базы транзисторов первого и второго эмиттерных повторителей соединены соответственно с первыми выводами шестого и седьмого резисторов, вторые выводы которых соединены с шиной питани , база транзисторов первого эмит- терного повторител  соединена с анодами первого и второго ограничительных диодов, база транзистора второго эмиттерного повторител  соединена с катодом второго ограничительного диода и с коллектором транзистора генератора тока, кэтод первого ограничительного диода  вл етс  входом усилител .