SU1670776A1

SU1670776A1 - Generator of random voltages

Info

Publication number: SU1670776A1
Application number: SU894721931A
Authority: SU
Inventors: Юрий Константинович Рыбин; Александр Михайлович Носов
Original assignee: Томский политехнический институт им.С.М.Кирова
Priority date: 1989-07-19
Filing date: 1989-07-19
Publication date: 1991-08-15

Abstract

Изобретение относитс к импульсной технике и может использоватьс в информационно-измерительной технике. Цель изобретени - повышение точности формировани закона распределени генерируемых сигналов, котора достигаетс введением в генератор случайных напр жений дифференцирующей цепи 10, выпр мител 11, компаратора 12, D-триггера 13, второго управл емого инвертора 7, делител 9 частоты и образовани новых функциональных св зей. Устройство содержит генератор 1 тактовых импульсов, генератор 2 шума, управл емый преобразователь 3 кода, регистр 4, цифроаналоговый преобразователь 5, сумматор 6 по модулю два, сумматор 8, управл емый инвертор 14. 1 ил.The invention relates to a pulse technique and can be used in information and measurement technology. The purpose of the invention is to improve the accuracy of forming the law of distribution of the generated signals, which is achieved by introducing into the random voltage generator a differentiating circuit 10, rectifier 11, comparator 12, D-flip-flop 13, second controlled inverter 7, splitter 9 frequency and forming new functional connections . The device contains 1 clock pulse generator, noise generator 2, controlled converter 3 codes, register 4, digital-to-analog converter 5, modulator two adder 6, adder 8, controlled inverter 14. 1 Il.

Description

Изобретение относится к импульсной технике и может использоваться в информационно-измерительной технике.The invention relates to a pulse technique and can be used in information technology.

Целью изобретения является повышение точности формирования закона распределения генерируемых сигналов.The aim of the invention is to increase the accuracy of the formation of the distribution law of the generated signals.

На чертеже представлена структурная электрическая схема генератора случайных напряжений.The drawing shows a structural electrical circuit of a random voltage generator.

Генератор случайных напряжений служит генератор 1 тактовых импульсов, генератор 2 шума, управляемый преобразователь 3 кода, I-й выход которого соединен с (1+1)-м входом регистра 4 (I = 1. 2..... п-1, где η - разрядность регистра 4), выходы которого соединены с соответствующими входами цифроаналогового преобразователя 5 и с соответствующими входами сумматора 6 по модулю два, второй управляемый инвертор 7, сумматор 8, делитель 9 частоты, последовательно соединенные дифференцирующую цепь 10, выпрямитель 11, компаратор 12, D-триггер 13 и первый управляемый инвертор 14, первый вход и выход которого соединены соответственно с выходом сумматора 6 по модулю два и с информационным входом регистра 4, выходы которого соединены с соответствующими входами сумматора 8 и с соответствующими информационными входами управляемого преобразователя 3 кода, вход управления которого соединен с выходом второго управляемого инвертора 7, первый и второй входы которого соединены соответственно с выходом делителя 9 частоты и с выходом соответствующего разряда регистра 4, вход синхронизации которого соединен с входом синхронизации D-триггера 13, с выходом генератора 1 тактовых импульсов и с входом синхронизации делителя 9 частоты, соответствующий вход управления которого соединен со вторым выходом генератора 2 шума, первый Ьыход которого соединен с входом сумматора 8, выход которого соединен с входом дифференцирующей цепи 10.The random voltage generator is a clock generator 1, a noise generator 2, a controlled code converter 3, the first output of which is connected to the (1 + 1) -th input of register 4 (I = 1. 2 ..... p-1, where η is the width of the register 4), the outputs of which are connected to the corresponding inputs of the digital-to-analog converter 5 and to the corresponding inputs of the adder 6 modulo two, the second controlled inverter 7, the adder 8, the frequency divider 9, connected in series to the differentiating circuit 10, the rectifier 11, the comparator 12 , D-trigger 13 and the first controllable invert p 14, the first input and output of which are connected respectively with the output of the adder 6 modulo two and with the information input of the register 4, the outputs of which are connected with the corresponding inputs of the adder 8 and with the corresponding information inputs of the managed code converter 3, the control input of which is connected to the output of the second managed inverter 7, the first and second inputs of which are connected respectively to the output of the frequency divider 9 and to the output of the corresponding discharge of register 4, the synchronization input of which is connected to the sync input onizatsii D-flip-flop 13, with the output of the generator 1 of clock pulses and to the input synchronization divider 9 frequency corresponding control input of which is connected to the second output of the generator 2 of noise, the first yhod coupled to an input of the adder 8, whose output is connected to the input of the differentiating circuit 10.

Генератор случайных напряжений работает следующим образом.The random voltage generator operates as follows.

Генератор 1 тактовых импульсов вырабатывает прямоугольные импульсы, поступающие на вход синхронизации регистра 4. По переднему фронту этих импульсов производится запись в регистр 4 кода, находящегося в данный момент времени на выходах управляемого преобразователя 3 кода. Записанный код через обратную связь поступает на входы преобразователя 3 кода, вход управления которого подключен к выходу второго управляемого инвертора 7, причем на этом выходе присутствует логи ческая Г, управляемый преобразователь 3 кода производит инверсию входного кода, В противном случае входной код проходит через управляемый преобразователь 3 кодов без инверсии. При появлении следующего тактового импульса на входе синхронизации регистра 4 производится запись полученного кода в регистр 4, причем в регистр 4 записывается код со сдвигом в сторону старших разрядов, а старший разряд отбрасывается.The clock pulse generator 1 generates rectangular pulses supplied to the synchronization input of the register 4. On the leading edge of these pulses, a code is written in the register 4, which is currently located at the outputs of the controlled code converter 3. The recorded code is fed back to the inputs of the code converter 3, the control input of which is connected to the output of the second controlled inverter 7, and there is a logical Г at this output, the controlled code converter 3 inverts the input code, otherwise, the input code passes through the controlled converter 3 codes without inversion. When the next clock pulse appears at the synchronization input of register 4, the received code is written to register 4, and in code 4, the code is written with a shift towards the higher digits, and the senior digit is discarded.

Получение последовательности максимальной длины производится суммированием в сумматоре 6 по модулю два сигналов с выходов соответствующих разрядов регистра 4 и подачей результата сложения через управляемый инвертор 14 на информационный вход регистра 4.The maximum length sequence is obtained by summing in the adder 6 modulo two signals from the outputs of the corresponding bits of register 4 and feeding the addition result through the controlled inverter 14 to the information input of register 4.

Управление работой управляемого инвертора 7 осуществляется сигналом, формируемым в управляемом делителе 9 частоты, на вход которого приходят импульсы генератора 1 тактовых импульсов. На управляющие входы делителя 9 частоты подается код, устанавливающий его коэффициент деления равным 2^П - 1, что обеспечивает повторяемость М-последовательностей.The operation of the controlled inverter 7 is controlled by a signal generated in a controlled frequency divider 9, to the input of which the pulses of the clock generator 1 come. A code is set at the control inputs of the frequency divider 9, setting its division coefficient equal to 2 ^P - 1, which ensures the repeatability of M-sequences.

Устранение повторяемости М-последовательностей осуществляется с помощью случайного сигнала со второго выхода генератора 2 шума, подключенного к одному из управляющих входов делителя 9 частоты, таким образом, что с приходом этого сигнала коэффициент деления несколько уменьшается и становится равным, например, (2^п-1-2п). Так как этот сигнал - это случайный равновероятный логический сигнал, то коэффициент деления делителя 9 частоты будет случайным образом меняться в пределах от 2^п-1 до (2^п-1-2п) и в среднем будет равен (2^п-1-п). При этом формируемая в регистре 4 последовательность двоичных чисел будет состоять из отрезков М-последовательностей, длина и начальные условия которых случайны, чем устраняются боковые лепестки автокорреляционной функции и выходная последовательность будет максимально приближена к случайной последовательности.The repetition of the M-sequences is eliminated by using a random signal from the second output of the noise generator 2 connected to one of the control inputs of the frequency divider 9, so that with the arrival of this signal the division coefficient decreases slightly and becomes equal, for example, (2 ^p -1 -2p). Since this signal is a random equiprobable logical signal, the division coefficient of the frequency divider 9 will randomly vary from 2 ^p -1 to (2 ^p -1-2 ^p ) and will be on average (2 ^p -1-p) . In this case, the sequence of binary numbers formed in Register 4 will consist of segments of M-sequences whose length and initial conditions are random, thereby eliminating the side lobes of the autocorrelation function and the output sequence will be as close as possible to a random sequence.

Эта последовательность поступает на входы информационного преобразователя 5, где преобразуется в последовательность случайных импульсов, амплитуды которых распределены по равномерному закону. С выходов регистра 4 последовательность этих двоичных чисел также поступит на входы сумматора 8, на выходе которого под действием случайного сигнала с первого выход? генератора 2 шума формируется сум мэрий сигнал с нормальным законом распределения.This sequence is fed to the inputs of the information converter 5, where it is converted into a sequence of random pulses whose amplitudes are distributed according to a uniform law. From the outputs of register 4, the sequence of these binary numbers will also go to the inputs of the adder 8, the output of which under the action of a random signal from the first output? noise generator 2, a sum of city hall signal is formed with the normal distribution law.

В зависимости от того, инвертируется или неинвертируется входной код для регистра 4, формируется прямая или инверсная М-последовательность (отрезок ее), для которых изолированными состояниями будут состояния 00...00 или ”11...11, соответственно. При этом, если при переходе от генерации прямой последовательности к инверсной в регистре 4 будут записаны все единицы, то этот код не изменится до перехода к генерации вновь прямой последовательности. Аналогично - для перехода от инверсной последовательности к прямой при наличии кода все нули. Указанная ситуация искажает закон распределения генерируемых сигналов.Depending on whether the input code for register 4 is inverted or not inverted, a direct or inverse M-sequence (a segment of it) is generated, for which the states 00 ... 00 or ”11 ... 11, respectively, are isolated states. Moreover, if during the transition from direct sequence generation to inverse sequence all units are written in register 4, this code will not change until the direct sequence is generated again. Similarly, to go from an inverse sequence to a straight line, if there is a code, all zeros. This situation distorts the distribution law of the generated signals.

Устранение указанной ситуации достигается посредством выявления момента времени повторного формирования одного и того же кода. Осуществляется это следующим образом. При формировании на выходах регистра 4 нового числа изменяется напряжение на выходе сумматора 8, при этом по переднему фронту импульса с генератора 1 тактовых импульсов производится запись в D-триггер 13 логической 1” с его D-входа. Дифференцирующая цепь 10, подключенная к выходу сумматора 8, на каждое изменение входного напряжения формирует на своем выходе импульс. Далее эти импульсы в выпрямителе 11 преобразуются в импульсы положительной полярности и поступают на компаратор 12, где сравниваются с опорным напряжением, которое может быть равным, например, нулю. На каждый входной импульс компаратор 12 формирует прямоугольный импульс, передним фронтом которого D-триггер 13 сбрасывается в нулевое состояние. Длительность импульса на выходе D-триггера 13 определяется временем задержки регистра 4. сумматора 8, дифференцирующей цепи 10. выпрямителя 11 и компаратора 12. Выход D-триггера 13 подключен ко второму (управляющему) входу управляемого инвертора 14, при наличии на управляющем входе которого логического ”0 он работает как повторитель, а в противном случае - инвертирует входную информацию. При нормальной работе генератора на управляющем входе управляемого инвертора 14, в момент записи в регистр 4, всегда будет находиться логический 0 и сигнал обратной связи без изменений запишется в младший разряд регистра 4.The elimination of this situation is achieved by identifying the point in time of the repeated formation of the same code. It is carried out as follows. When a new number is formed at the outputs of register 4, the voltage at the output of the adder 8 changes, and along the rising edge of the pulse from the clock generator 1, a logical 1 ”is written to the D-trigger 13 from its D-input. The differentiating circuit 10, connected to the output of the adder 8, for each change in the input voltage generates a pulse at its output. Further, these pulses in the rectifier 11 are converted into pulses of positive polarity and fed to the comparator 12, where they are compared with the reference voltage, which can be equal, for example, to zero. For each input pulse, the comparator 12 generates a rectangular pulse, the leading edge of which the D-trigger 13 is reset to zero. The pulse duration at the output of the D-flip-flop 13 is determined by the delay time of the register 4. of the adder 8, the differentiating circuit 10. of the rectifier 11 and the comparator 12. The output of the D-flip-flop 13 is connected to the second (control) input of the controlled inverter 14, if there is a logical input on it ”0 it works as a repeater, otherwise it inverts the input information. During normal operation of the generator at the control input of the controlled inverter 14, at the time of writing to register 4, there will always be a logical 0 and the feedback signal will be written to the low-order bit of register 4 without changes.

Если же в последующий момент времени в регистр 4 будет записано двоичное число, равное предыдущему числу то, Dтриггер 13 не будет сброшен в ноль. И с приходом очередного импульса с генератора 1 тактовых импульсов на управляющем входе управляемого инвертора 14 будет присутствовать логическая 1, т.е. сигнал обратной связи запишется в регистр 4 в инверсном виде. Таким образом, запрещенный код может повториться (записаться в регистр 4) только два раза подряд, что повышает точность формирования законов распределения генерируемых сигналов.If, at a subsequent moment in time, a binary number equal to the previous number is written to register 4, then Trigger 13 will not be reset to zero. And with the arrival of the next pulse from the clock generator 1, a logical 1 will be present at the control input of the controlled inverter 14, i.e. the feedback signal is recorded in register 4 in the inverse form. Thus, the forbidden code can be repeated (written in register 4) only two times in a row, which increases the accuracy of generating the distribution laws of the generated signals.

Claims

Claim

A random voltage generator containing a clock pulse generator, the output of which is connected to the register synchronization input, the outputs of which are connected to the corresponding inputs of the adder, with the corresponding inputs of the digital-to-analog converter and with the corresponding inputs of the adder modulo two, the output of which is connected to the first input of the first controlled inverter, the output which is connected to the information input of the register, the first information input of which is connected to the (I-1) -th output of the managed code converter (i = 2, 3 .. ... η, where η is the bit width of the register), the corresponding information inputs of which are connected to the outputs of the register, a noise generator, the first output of which is connected to the input of the adder, characterized in that, in order to increase the accuracy of forming the distribution law of the generated signals, it is introduced a series-connected differentiating circuit, a rectifier, a comparator and a D-trigger, a series-connected frequency divider and a second controlled inverter, the output of which is connected to the control input of a controlled converter ode, the second output of the noise generator is connected to the corresponding control input of the frequency divider, the synchronization input of which is connected to the output of the clock pulse generator and to the synchronization input of the D-trigger, the output of which is connected to the second input of the first controlled inverter, the output of the corresponding register bit is connected to the second input of the second controlled inverter, the output of the adder is connected to the input of the differentiating circuit.