SU1661668A1 - Устройство дл измерени фазового сдвига - Google Patents

Abstract

Изобретение относитс  к электроизмерительной технике и предназначено дл  измерени  величины сдвига фаз двух синусоидальных сигналов. Цель изобретени  - повышение точности измерени  фазового сдвига. Устройство содержит входные клеммы 1 - 1, 1 - 2, 2 - 1, 2 - 2, коммутатор 3, формирователи 6, 12 импульсов, элементы И 14, 15 счетчик 18 импульсов, блок 23 управлени  и генератор 24 импульсов. Введение в известное устройство коммутаторов 4, 9, 10, усилителей 5, 11, элементов НЕ 7, 13, триггеров 16, 19, 21, элементы ИЛИ 20, элементов И 22, 25, счетчика 26 и электронного ключа 27 позвол ет за счет калибровки устройства каждый раз перед измерением, с помощью сигнала, по форме и параметрам соответствующего входному сигналу, имеющему эталонный сдвиг фаз 180°, и коррекции измерени  времени на величину калибровки повысить точность измерени  фазового сдвига. 2 ил.

Description

Изобретение относитс  к электроизмерительной технике и предназначено дл  измерени  величины сдвига фаз двух синусоидальных сигналов.

Цель изобретени  - повышение точности измерени  фазового сдвига.

На фиг.1 представлена функциональна  схема устройства на фиг.2 - схема блока управлени .

Устройство (фиг. 1) содержит входные клеммы 1т1...1-2, 2т1... уст- ройства, коммутаторы 3 и 4, первый усилитель 5, формирователь 6 импульсов , элемент НЕ 7, элемент И 8, коммутаторы 9 и 10, второй усилитель 11 формирователь 12 импульсов, элемент НЕ 13, элементы И 14 и 15, триггер 16, элемент И 17, счетчик 18 импульсов , триггер 19, элемент ИЛИ 20, триггер 21, элемент И 22, блок 23 управлени , генератор 24 импульсов, элемент И 25, счетчик 26 импульсов, ключ 27 электронный.

Блок 23 управлени  (фиг. 2) содержит регистр 28, индикатор 29, регист 30, оперативное запоминающее устрой- ство (ОЗУ) 31, посто нное запоминающее устройство (ПЗУ) 32, микропроцессор 33, переключатель 34, элемент И 35, дешифратор 36, шину адреса (ША) 37, шину управлени  (ШУ) 38, шину данных на запись () 9, шину данных на считывание () 40.

Клемма 1-2 соединена с первым входом коммутатора 3, управл ющий вход которого подключен к первому уп- равл ющему выходу блока 23, а выход к инверсному входу усилител  5 и к второму входу коммутатора 10, первый вход которого соединен с клеммой 2-1 управл ющий вход - к второму управл ющему выходу блока 23, а выход к пр мому входу усилител  11, инверсный вход которого подключен к выходу коммутатора 9, первый вход кото

0

5

рого соединен с клеммой 2-2, второй вход - с выходом коммутатора 4, а управл ющий вход - с вторым управл ющим входом блока 23, Первый вход второго коммутатора 4 соединен с клеммой 1-1, управл ющий вход - с первым управл ющим выходом блока 23, а выход - с первым входом усилител  5, выход которого подключен к первому входу формировател  6, второй вход которого соединен с корпусом устройства , а выход - с вторым входом элемента И 8, через элемент НЕ 7 с первым входом элемента И 8 и с вторым входом элемента И 15. Выход элемента И 8 подключен к второму входу элемента И 17 и к входу триггера 21, Выход усилител  11 подключен к первому входу формировател  12, второй вход которого соединен с корпусом устройства, а выход - с вторым входом элемента И 14, а через элемент НЕ 13 с первым входом элемента И 14, выход которого подключен к входу триггера 21. Третий управл ющий выход блока 23 соединен с третьим входом элемента И 14 и с первым входом элемента И 15, выход которого подключен к S-входу триггера 16, выход которого соединен с первым входом элемента И 17 и с С-входом триггера 21, выход которого подключен к второму входу элемента И 25, первый вход которого соединен с выходом генератора 24, а выход - с информационным входом счетчика 26, адресный вход которого подключен к восьмому управл ющему выходу блока 23, управл ю - щий вход - через ШУ 38 соединен с блоком 23, информационный вход - через ШД 5аг 39 с блоком 23, а выходы подключены к информационным входам ключа 27, управл ющий вход - к седьмому управл ющему выходу блока 23, а выход - через П1ДС4ИТ 40 соединен с

5

блоком 23, четвертый управл ющий выход которого подключен к первому входу элемента ИЛИ 20 и к R-входу триггера 19, выход которого соединен с третьим входом элемента И 22, с вторым входом элемента ИЛИ 20 и с R-вхо дом триггера 21, установочный R-вход которого подключен к выходу элемента ИЛИ 20. Выход первого триггера 16 по ключей к С-входу триггера 21 и к первому входу элемента И 17, выход которого соединен с информационным входо счетчика 18, адресный вход которого подключен к п тому управл ющему выходу блока 23, управл ющий вход - чере ШУ 38 к блоку 23, информационный вход - через ШЦсцит 40 к блоку 23, а выход - к S-входу триггера 19. Шестой управл ющий выход блока 23 под- ключей к первому входу элемента И 22 третий вход которого соединен через ШУ 38 с блоком 23, а выход - через ШДл„и,. 40 с блоком 23.

счит

Устройство работает следующим образом .

При включении питани  осуществл етс  пуск микропроцессора 33 в блоке 23, который начинает выполнение программы измерени , записанной в ПЗУ 32. Вначале осуществл етс  проверка работоспособности устройства. Микропроцессор 33 выдает команду Сброс, котора  обеспечивает перевод всех элементов устройства в исходное состо ние .

После этого микропроцессор 33 включает коммутатор 3 и 4, сигнал с клемм 1-1...1-2 поступает в устройство . Устройство после этого реализует цикл измерени  фазового сдвига между двум  синусоидальными сигналами , присутствующими на клеммах 1г-1.. ...1-2 и 2т1...2-2. Сигнал с клемм 1-1... Н2 поступает на входы усилител  5 и через коммутаторы 9 и 10 поступает на входы усилител  11, который инвертирует этот сигнал. Сигналы с выходов усилителей 5 и 11 поступают на входы формирователей 6 и 12 соответственно. Они обеспечивают сравнение напр жени  выходных сигналов с общим напр жением питани  устройства по каждому-входу. На выходах формирователей 6 и 12 формируетс  последовательность пр моугольных импульсов с периодом повторени , равным периоду следовани 

0

1668

5

20

6

входного сигнала. Эти импульсы поступают на входы формирователей стро- бов, состо щих из элементов НЕ 7, И 8 и НЕ 13, И 14. С выхода элемента И 8 | по переднему фронту сигнала поступает последовательность стробирующих импульсов на вход элемента И 17 и на S-вход триггера 21. Затем по команде из микропроцессэра 33 осуществл етс  обнуление счетчика 26 путем. записи нулевого кода и кода, инверсного коду количества периодов измерени  сигнала по первым входам.

После этого микропроцессор 33 блока 23 управлени  выдает команду Пуск, котора  через регистр 28 поступает на вход элемента И 15, а затем при наличии отрицательной полуволны сигнала по входам поступает на S-вход триггера 16. Он переходит в единичное состо ние. Сигнал, снимаемый с его выхода, разрешает прохождение стробов через элемент И 17

25 на вход счетчика 18 и поступает на Свход триггера 21.

По команде Пуск осуществл етс  измерение длительности N периодов сигнала. Подсчет количества периодов

30 входного сигнала осуществл етс  счетчиком 18, Фиксаци  прохождени  N периодов сигнала осуществл етс  счетчиком 26 путем подсчета импульсов эталонной частоты, поступающих на его вход от генератора 24 за временной интервал, сформированный триггером 21.

По прохождении N периодов входного сигнала счетчиком 18 формирует40 с  импульс переполнени , поступающий на S-вход триггера 19. Сигнал, пос- тупаюший с его выхода, в этом случае , устанавливает в исходное состо ние триггеры 16 и 21. Триггер 21 за45 прещает прохождение импульсов от

генератора 24 на счетчик 26. На этом измерение времени прохождени  N периодов сигнала прекращаетс .

Одновременно микропроцессор 33 в

0 блоке 23 управлени  осуществл ет считывание через элемент И 22 состо ние триггера 19. При его единичном состо нии, что соответствует команде Конец измерени , микропроцессор 33 осуществл ет считывание кода результата измерени  со счетчика 26 и запись его в ОЗУ 31, сн тие команды Пуск путем записи нул  в соответствующий разр д регистра 28 и выдачу

35

5

команды Сброс путем записи единицы,| а затем нул  в соответствующий разр д регистра 28. По команде Сброс привод тс  в исходное состо ние триггеры 19 и 21.

Затем устройство переходит к измерению времени фазового сдвига эталонного сигнала, имеющего фазовый сдвиг 180е, Дл  этого микропроцессор 33 записывает единицу в соответствующий разр д регистра 28, который подготавливает к открытию элемент И 14. Микропроцессор 33 также осуществл ет обВыключенное положение переключател  34 соответствует Режиму CJ, т.е. устройство переходит к измерению фазового сдвига сигналов, поступающих на клеммы 1-1...1-2 и 2т1. ...2-2. Дл  этого по команде с микропроцессора 33 включаютс  коммутануление счетчика 26 и запись в него в торы 9 и 10, которые подключают изобратном коде количества периодов (N), за которое будет измер тьс  реальное врем  фазового сдвига (tqj ) эталонного сигнала.

По команде Пуск из микропроцессора 33 осуществл етс  измерение временного интервала, формируемого триггером 21 между стробами, поступающими на его S- и R-входы на N периодов сигнала по входам 1, Подсчет количества периодов входного сигнала осуществл етс  счетчиком 18, а времени t|« - счетчиком 26, Прохождением N периодов входного сигнала счетчиком 18 формируетс  импульс переполнени . На этом процесс измерени  времени Се заканчиваетс . Код резуль т эт

тата измерени  считываетс  со счетчика 26 в микропроцессор 33, который осуществл ет контроль правильности функционировани  устройства путем проверки выполнени  заданного соотношени . При невыполнении этого соотношени  микропроцессор 33 выдает на индикатор 29 сигнал Отказ путем записи в регистр 30 соответствующего кода и прекращением выполнени  программы измерени . При выполнении заданного услови  микропроцессор 33 записывает результат (+, t) в ОЗУ 31. Это делаетс  с целью дальнейшей коррекции результата измерени  времени фазового сдвига конт- , ролируемых сигналов на величину ЈtKQA , что обеспечивает устранение вли ни  . неравномерности задержек контролируемых сигналов элементами устрой- ства и повышает точность измерени .

Затем микропроцессор 33 осущест- , вл ет считывание состо ни  переключател  34. Его включенное состо ние соответствует Режиму Т, т.е. мик- |ропроцессор 33 осуществл ет определение значени  времени одного пе20

25

30

35

40

45

50

55

мер емый сигнал, присутствующий на клеммах 2-1...2-2, к усилителю 11, и отключают сигнал, поступающий на усилитель 5 с клемм 1-1..,1-2 устройства . На R-вход триггера 21 начинают поступать стробы, формируемые по переднему фронту контролируемого сигнала, присутствующего на входах 2 устройства. Подсчет количества периодов сигнала осуществл етс  счетчиком 18, а времени tq - счетчиком 26 путем подсчета импульсов эталонной частоты, поступающих на его вход за суммарный временной интервал ty, сформированный триггером 21. Дальнейша  работа устройства аналогична описанному выше. После того, как будет определен код результата измерени  tqj, микропроцессор 33 осуществл ет коррекцию результата измерени  на величину j-t Ka/ определенную ранее. После коррекции результата измерени  tg, микропроцессор 33 вычисл ет значение фазового сдвига. Затем вычисленное значение (1 взаписываетс  в регистр 30 с целью вывода результата измерени  на индикатор 29. I

Преимуществом устройства  вл етс  повышение достоверности функционировани  устройства на величину, пропорциональную веро тности возникновени  неисправности в элементах, вход щих в его состав, за счет возможности получить в устройстве эталонный сдвиг фаз 180°.

Повышаетс  также точность измерени  фазового сдвига за счет калибровки устройства каждый раз перед измерением с помощью сигнала ,по фо р- ме и параметрам соответствующего входному сигналу, имеющему эталонный сдвиг фаз 180е,, и коррекции из

риода сигнала, поступающего по входу. Измерение tT осуществл етс  за N периодов , это осуществл етс  с целью повышени  точности измерени . Затем вычисленное значение tr выводитс  на индикатор 29.

Выключенное положение переключател  34 соответствует Режиму CJ, т.е. устройство переходит к измерению фазового сдвига сигналов, поступающих на клеммы 1-1...1-2 и 2т1... ...2-2. Дл  этого по команде с микропроцессора 33 включаютс  коммутаторы 9 и 10, которые подключают из0

5

0

5

0

5

0

5

мер емый сигнал, присутствующий на клеммах 2-1...2-2, к усилителю 11, и отключают сигнал, поступающий на усилитель 5 с клемм 1-1..,1-2 устройства . На R-вход триггера 21 начинают поступать стробы, формируемые по переднему фронту контролируемого сигнала, присутствующего на входах 2 устройства. Подсчет количества периодов сигнала осуществл етс  счетчиком 18, а времени tq - счетчиком 26 путем подсчета импульсов эталонной частоты, поступающих на его вход за суммарный временной интервал ty, сформированный триггером 21. Дальнейша  работа устройства аналогична описанному выше. После того, как будет определен код результата измерени  tqj, микропроцессор 33 осуществл ет коррекцию результата измерени  на величину j-t Ka/v определенную ранее. После коррекции результата измерени  tg, микропроцессор 33 вычисл ет значение фазового сдвига. Затем вычисленное значение (1 взаписываетс  в регистр 30 с целью вывода результата измерени  на индикатор 29. I

Преимуществом устройства  вл етс  повышение достоверности функционировани  устройства на величину, пропорциональную веро тности возникновени  неисправности в элементах, вход щих в его состав, за счет возможности получить в устройстве эталонный сдвиг фаз 180°.

Повышаетс  также точность измерени  фазового сдвига за счет калибровки устройства каждый раз перед измерением с помощью сигнала ,по фо р- ме и параметрам соответствующего входному сигналу, имеющему эталонный сдвиг фаз 180е,, и коррекции измерени  времени на величину калибровки .

41

Claims (1)

1. Формула изобретени Устройство дл  измерени  фазового сдвига, содержащее блок управлени , две входные клеммы, первый коммутатор , первый и второй формирователи импульсов, первый и второй элементы И, первый счетчик импульсов и генератор импульсов, причем перва  входна  клемма устройства соединена с первым входом первого коммутатора, ,выход генератора импульсов соединен с первым входом второго элемента И, выход которого подключен к информационному входу первого счетчика импульсов , выход первого формировател  импульсов подключен к второму входу первого элемента И, первый управл ющий выход блока управлени  соединен с управл ющим входом первого коммутатора , отличающеес  тем что, с целью повышени  точности измерени  фазового сдвига, устройство дополнительно содержит три коммутатора два усилител , первый и второй элементы НЕ, четыре элемента И, элемент ИЛИ, электронный ключ, второй счетчи импульсов, три триггера, причем первый управл ющий выход блока управлени  соединен с управл ющим входом коммутатора, второй управл ющий выход - с управл ющими входами третьего и четвертого коммутаторов, третий управл ющий вход - с первым входом четвертого элемента И и с третьим входом третьего элемента И, четверты управл ющий выход - с первым входом элемента ИЛИ и с R-входом второго триггера, п тый управл ющий выход - с адресным входом второго счетчика импульсов, шестой управл ющий выход с первым входом шестого элемента И седьмой управл ющий выход - с управл ющим входом электронного ключа, восьмой управл ющий выход - с адресным входом первого счетчика импуль - сов, дев тый выход - через шину упралени  с управл ющим входом первого и второго счетчиков импульсов и с вторым входом шестого элемента И, дес -

   0 5 о ,. ,-

   5

   0

   тый выход - через шину данных на зге пись с информационными входами первого и второго счетчиков импульсов, а вход - через шину данных на считывание с выходами электронного ключа и выходом шестого элемента И, выходы первого и второго коммутаторов соединены с входами первого усилител  и с вторыми входами соответственно четвертого и третьего коммутаторов , выходы которых подключены к входам второго усилител , | выходы первого и второго усилителей подключены к первым входам соответственно первого и второго формирователей импульсов , выход первого формировател  импульсов подключен к входу первого элемента НЕ, выход которого соединен с первым входом первого элемента И и с вторым входом четвертого элемента И, выход второго формировател  импульсов подключен к входу второго элемента НЕ и к второму входу третьего элемента И, к первому входу которого подключен выход второго элемента И, выход четвертого элемента И соединен с S-входом первого триггера, пр мой выход которого подключен к С входу третьего триггера и к первому входу п того элемента И, выход первого элемента И соединен с вторым входом п того элемента И и с S-входом третьего триггера, к R-входу которого подключен выход третьего элемента И, пр мой выход третьего триггера соединен с вторым входом второго элемента И, выход п того элемента И под- ключей к информационному входу второго счетчика импульсов, выход которого соединен с S-входом второго триггера, пр мой выход которого соединен с третьим входом шестого элемента И, с вторым входом элемента ИЛИ и с R-входом первого триггера , информационные выходы первого счетчика импульсов подключены к входам электронного ключа, второй, третий и четвертый входы устройства соединены соответственно с информационными входами второго, третьего и четвертого коммутаторов, а выход элемента ИЛИ соединен с R-входом третьего триггера.

   Фиг.2