SU1654821A1

SU1654821A1 - Многоканальное устройство приоритета

Info

Publication number: SU1654821A1
Application number: SU894685492A
Authority: SU
Inventors: Григорий Николаевич Тимонькин; Николай Петрович Благодарный; Вячеслав Сергеевич Харченко; Сергей Николаевич Ткаченко
Priority date: 1989-05-03
Filing date: 1989-05-03
Publication date: 1991-06-07

Abstract

Изобретение относитс к вычислиг , схему сравнени , эле- , ИЛИ-НЕ 7. Сущность изобретельной технике, в частности к устройствам управлени дл вычислительных систем. Цель изобретени - уменьшение объема оборудовани . Устройство содержит блок 1 пам ти, регистры 2, 3, дешифратор 4, менты И 6, тени состоит в обеспечении минимального ооъема адресного пространства блока пам ти запросов, в невозможности записи в несколько триггеров второго регистра сигналов запросов и переходе устройства после обслуживани очередного запроса к обслуживанию запроса с наивысшим приоритетом. 1 ил.

Description

с&

СП

4ь

00

ю

3165

Изобретение относитс к цифровой вычислительной технике, в частности к устройствам приоритета, и может быть использовано дл обработки запросов на обслуживание от нескольких активных устройств.

Целью изобретени вл етс уменьшение объема оборудовани .

На чертеже приведена функциональ- нал схема устройства.

Многоканальное устройство приоритета содержит блок 1 пам ти, регистры 2 и 3, дешифратор 4, схему 5 сравнени , элемент И 6, элемент ИЛИ-НЕ 7, входы 8 запросов,,вход 9 синхронизации и выходы 10.

Устройство функционирует следующим образом.

В исходном состо нии в регистры 2 и 3 записаны нулевые коды (цепи установки в исходное состо ние не показаны ) . Функционирование устройства рассмотрено на примере трехканального устройства приоритета.

Пусть на входы 8.2, 8.3 поступают Сигналы запроса. По импульсу с входа 9 эти сигналы записываютс в триггеры 2.2 и 2.3. Код 011 с выхода триггеров регистра 2 поступает на схему 5 сравнени и на блок 1 пам ти. Из блока 1 пам ти по адресу 011 выбираетс 10 и поступает на дешифратор 4, На втором выходе дешифратора 4 при этом по вл етс единичный сигнал, коТорый поступает на вход триггера 3.2. как коды сигналов на информационных входах схемы 5 равны (на входах 8 сигнал запроса существует до момента окончани его обслуживани ) и на выхо де элемента ИЛИ-НЕ 7 имеет место единичный сигнал, то элемент И б открыт по первому и третьему входам. При пос туплении очередного импульса на вход 9 устройства триггер 3.2 регистра 3 п переходит в единичное состо ние. При этом по вл етс сигнал на выходе 10.2 устройства /начинает обслуживатьс запрос второго канала) и исчезает сигнал на выходе элемента ИЛИ-НЕ 7.

Сигнал с выхода триггера 3.2 поступает на вход сброса триггера 2.1 и обнул ет его. В процессе обслуживани запроса по второму каналу триггер 2,,2 находитс в нулевом состо нии (сигнал, поступающий на информационный вход по синхроимпульсу с входа 9 в триггер 2.2 не записываетс , так как на вход сброса триггера пода

п Q

5

етс единичный сигнал). При этом на выходе блока 1 пам ти формируетс код очередного запроса.

Claims

После обслуживани Запроса по второму каналу сигнал на выходе 8.2 исчезает . При этом триггер 3.2 регистра 3 Обнул етс , и на выходе элемента ИЛИ-НЕ 7 по вл етс единичный сигнал. Если к моменту прихода очередного импульса на вход 9 состо ние сигналов запроса на входах 8 устройства не измен етс относительно их состо ни на момент прихода предыдущего импульса на вход 9 (пусть дл рассматриваемого примера это имеет место и триггер 2.3 находитс в единичном состо нии), то на выходе схемы сравнени существует единичный сигнал. В этом случае по импульсу с входа 9 устройства в триггер 3.3 регистра 3 записываетс единичный сигнал и устройство переходит к обслуживанию запроса по третьему каналу. Если состо ни сигналов запросов измен ютс , например поступает сигнал на вход 8.1 устройства, то сигнал на выходе схемы 5 сравнени исчезает . Следовательно, очередной импульс , поступающий на вход 9 устройства , через элемент И 6 не проходит. По этому импульсу в триггер 2.1, записываетс сигнал запроса, поступающий на вход 8.1 устройства. После обслуживани этого запроса устройство переходит к обслуживанию запроса по третьему каналу. Формула изобретени

Многоканальное устройство приори- |гета, содержащее блок пам ти, первый и второй регистры, дешифратор, элемент ИЛИ-НЕ, причем входы запросов устройства соединены с информационными входами первого регистра, вход синхронизации устройства соединен с входами синхронизации первого регистра, выходы второго регистра вл ютс выходами |устройства и соединены с входами элемента ИЛИ-НЕ, выходы первого регистра соединены с адресными входами блока пам ти, отличающеес тем, что, с целью уменьшени объема оборудовани , устройство содержит схему сравнени и элемент И, причем выходы первого регистра соединены с входами первой группы входов схемы сравнени , входы запросов устройства соединены с входами второй группы входов схемы сравнени , выход которой соединен с

516548216

первым входом элемента И, вход синхро-ходы блока пам ти соединены с входами

низации устройства соединен с вторымдешифратора, выходы дешифратора соедивходом элемента И, выход которого сое-нены с информационными входами втородине с входом синхронизации второго ,го регистра, входы запросов устройстрегистра , выход элемента ИЛИ-НЕ соеди ва соединены с входами сброса второго

йен с третьим входом элемента И, вы-регистра.