SU1649506A1 - Программируемый управл ющий модуль - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в распределенных отказоустойчивых системах АСУ ТП, системах станков с ЧПУ, использующих программный принцип управлени , построенных по модульному принципу и допускающих наращивание структуры при расширении числа выполн емых функций. Цель изобретени  - повышение надежности модул . Поставленна  цель достигаетс  тем, что в программируемый модуль, содержащий блок пам ти, регистры адреса и микроопераций, мультиплексоры адреса и логических условии, дешифратор признака, триггер пуска, первый и второй элементы ИЛИ, первый, второй и третий элементы И и первый магистральный элемент, дополнительно введены регистр идентификации, дешифраторы передачи управлени  и идентификации , шифратор, блок сравнени , коммутатор , второй магистральный элемент и третий элемент ИЛИ. Введение новых элементов позвол ет осуществл ть об- мен адресами, анализировать состо ние других модулей, включенных в систему , сократить объем управл ющей пам ти . 4 ил., 1 табл. (Я о Јь СО У1

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в распределенных отказоустойчивых системах АСУ ТП (системах управлени  сложными взаимодействующими технологическими объектами, системах станков с ИЛУ и др,), использующих программный принцип управлени , построенных по модульному принципу и допускающих наращивание структуры при расширении числа выполн емых функций.

Цель изобретени  - повышение надежности функционировани  модул .

На фиг. 1 - функциональна  схема программируемого управл ющего модул ; на фиг, 2 - функциональна  схема системы на модульной основе; на фиг. 3 - временна  диаграмма работы двух модулей распределенной системы; на фиг,4 блок-схема алгоритма функционировани  модул .

Модуль содержит блок 1 пам ти, регистр 2 адреса, регистр 3 микроопе- раций, регистр 4 идентификации, мультиплексор 5 адреса, мультиплексор 6 логических условий, дешифратор 7 признака, дешифратор 8 передачи управлени , дешифратор 9 идентификации, шифратор 10, блок 11 сравнени , коммутатор 12, триггер 13 пуска, первый 14, второй 15 и третий 16 элементы ИЛИ, первый 17, второй 18, третий 19 элементы И, первый 20 и второй 21 ма- гистральные элементы, информационные входы 22 первого 20 магистрального элемента, информационные входы 23 второго 21 магистрального элемента, вход 24 ответа на запрос, входы 25 пере- дачи управлени , входы 26 идентификации , входы 27 логических условий, входы 28 кода операции, вход 29 пуска, первый 30 и второй 31 входы синхронизации , входы-выходы 32 шины данных, выходы 33 передачи управлени , выходы 34 идентификации, выходы 35 микроопераций , выход 35.1 Конец работы 9 выход 36 ожидани  и выход 37 запроса.

На фиг. 2 представлена система, построенна  на основе программируемых управл ющих модулей (ПУМ), содержаща  генератор 38 и определитель 39 прио ритетов.

Модуль работает следующим образом. В исходном состо нии генерат-ор 38 вырабатывает на своих выходах последовательности сдвинутых относительно друг друга тактовых импульсов, все модули наход тс  в состо нии ожидани  кода МП или АКУ,

Все элементы пам ти установлены в О. Из блока 1 пам ти считываетс  содержимое нулевой  чейки (с нулевым адресом). В соответствии с таблицей это МК типа А. В ее поле 1.1 записан код, который декодируетс  дешифратором 7 признака как сигнал ожидани  кода очередной МП, Этот единичный сигнал поступает на второй управл ющий вход мультиплексора 5 адреса, который согласно описанному алгоритму работы пропускает на -информационный вход регистра 2 адреса код операции с входа 28 модул . Кроме того, единичный сиг- чад с первого выхода дешифратора 7 поступает на выход 36 состо ни  модул  (т.е. на один из разр дов входов логи условий всех модулей системы.

от которых данный модуль может получить АКУ), В таком исходном состо нии предлагаема  система (фиг. 2) находитс  до поступлени  сигнала Пуск на вход 29 пуска хот  бы одного модул  системы.

Каждый модуль может работать в следующих режимах: режим ожидани  кода очередной МП; режим управлени ; режим передачи управлени ; режим ожидани  АКУ; режим идентификации адреса.

Исходное состо ние модул  равнозначно его состо нию в режиме ожидани  АКУ.

Переход модул  в режим ожидани  ко- да МП из исходного состо ни  осуще ст вл етс  по сигналу Пуск, поступающему с входа пуска 29 через первый элемент ИЛИ 14 на установочный вход триггера 13 пуска. Единичный сигнал с пр мого выхода триггера 13 пуска открывает первый 17 и второй 18 элементы И, разреша  прохождение тактовых импульсов соответственно с перврго 38.1 и второго 38.2 выходов генераторов 38 к входам элементов модул ,

Если к моменту по влени  на син- хровходе регистра 2 адреса рассматриваемого модул  заднего фронта первого тактового импульса (Ј, ) с выхода первого элемента И 17 на входе 28 кода операций еще не по вилось, то в регистр 2 адреса переписываетс  нулевой адрес и из блока пам ти 1 снова считываетс  МК типа А. Так как в ее поле записан нулевой код, то по заднему фронту тактового импульса с выхода второго элемента И 18 регистр 3 микроопераций состо ни  не измен ет. С первого выхода дешифратора 7 признака по-прежнему считываетс  единичный сигнал ожидани  кода очередной МП,

Таким образом, модуль сколь угодно долго ожидает код МП на своем входе 28,

По по влении кода МП на входе 28 этот код через мультиплексор 5 адреса записываетс  по заднему фронту 0( , в регистр 2 адреса и модуль переходит в режим управлени . По заднему фронту тактового импульса $г с выхода второго элемента И 18 в регистр 3 микроопераций записываетс  микрооперационный код первой МК. Кроме того, единичный сигнал на выходе 36 состо ни  исчезает, что  вл етс  признаком того , что модуль находитс  в режиме управлени , в режиме передачи АКУ или в режиме идентификации,

По заднему фронту очередного тактового импульса с выхода первого элемента И 17 в регистр 2 адреса с выхода мультиплексора 5 адреса записываетс  рдрес очередной МК. Этот адрес поступает на второй информационный вход мультиплексора 5 адреса со старших разр дов выхода 15 пол  адреса блока 1 пам ти (немодифицируема  часть) и выхода коммутатора.12 (модифицируема  часть) . В данном режиме из блока 1 пам ти считываетс  либо линейные МК, либо МК ветвлени . В линейных МК значени  младшего разр да адреса очередной МК в МП определ етс  значением младшего разр да пол  1.5 адреса блока 1 пам ти. В поле 1.2 логических условий в линейных МК записан нулевой код. По этому коду мультиплексор 6 логических условий пропускает на выход значение сигнала с младшего выхода пол  1.5 блока пам ти 1. В МК ветвлени  в поле 1.2 записан код логического услови , значение которого анализируетс  при формировании адреса очередной,МК. По этому коду мультиплексор 6 логических условий пропускает с входа 27 модул  на выход значение нужного логического услови , Так как в режиме управлени  на втором выходе дешифратора 7 признака единичный сигнал не по вл етс , то на первом управл ющем выходе коммутатора 12 всегда имеетс  нулевой сигнал, Таким образом, в режиме управлени  младший разр д адреса очередной МК полностью

При необходимости получени  информации от другого модул  системы, т.е. перехода в режим ожидани  АКУ, или же окончание работы модул  в поле 1,1 формата последней МК выполн вшейс  Mil, записываетс  код, по которому дешифратор 7 формирует на своем четвертом выходе сигнал микрооперации конца работы. В пол х 1,2 кода логических условий и 1.5 адреса формата МК (МК типа F), записаны нулевые коды. Единичный сигнал микрооперации конца работы по заднему фронту очередного

тактового импульса (а) записываетс  в регистр 3. Затем с соответствующего выхода 35.1 регистра 3 сигнал микрооперации конца работы обнул ет триггер 13 пуска и регистр 2 адреса. При

0 этом единичный сигнал с первого выхода пол  1.1 блока пам ти 1 обнул ет регистр 3 и соответственно сигнал микрооперации конца работы на его выходе 35.1. Модуль находитс  в описанном выше состо нии.

При необходимости передать информацию другому модулю системы рассматриваемый модуль из режима управлени  переходит в режим идентификации.

0 По заднему фронту очередного тактового импульса Ј, с выхода элемента И 17 (фиг, 3) в регистр 2 адреса записываетс  адрес МК типа Н. Это МК проверки готовности системы к иденти5 фикации N-м модулем L-ro,

На третьем выходе дешифратора 7 признака формируетс  сигнал запроса состо ни  шины передачи АКУ, Этот сигнал поступает на соответствующий N-й

5

определ етс  значением сигнала на вы- 40 вход определител  39 приоритета. Если ходе мультиплексора 6 логических ус- в этом такте работы системы в опреде- ловий. Но записанному в регистр 2 литель 39 сигналов запросов от других адресу из блока пам ти 1 считываетс  оче- модулей системы не поступало, то сог- редна  линейна  МК или МК ветвлени . ласно описанному алгоритму работы, оп- Аналогичным образом модуль реализу- 45 ределитель 39 формирует на N-м выходе

сигнал разрешени  пользовани  общей шиной 32 дл  идентификации в следующем такте работы системы. В противном случае такой сигнал формируетс  на . 50 другом выходе определител  39, который соединен уже с входом 24 ответа на запрос другого, более приоритетного модул  системы. При нулевом сигнале ответа на запрос на входе 24 N-ro записываютс  нулевые коды и в следую- 55 модул  треТий элемент И 19 формирует щем такте из блока пам ти 1 считыва- единичный сигнал, который поступает

на управл ющий вход мультиплексора 6 логических условий. По этому сигналу на выходе мультиплексора 6 формируетет в требуемой последовательности все основные МК.

Из режима управлени  модуль может перейти в любой другой режим.

I

При переходе в режим ожидани - кода

очередной МП в пол х 1.2 кода логических условий и 1.5 адреса формата последней МК, выполн вшейс  МП,

етс  нулева  МК (МК типа А), т.е. модуль переходит в уже описанное ранее состо ние ожидани  кода очередной МП.

с  нулевой сигнал. Таким образом, по очередному импульсу Ј, в регистр 2 адреса записываетс  адрес МК типа Н. Регистр 3 при считывании МК типа Н обнул етс  единичным сигналом с первого выхода пол  1.1 признака блока 1 пам ти. Как только на вход 24 N-ro модул  поступает единичный разрешающий сигнал из определител  39 приоритета, на входе 27 мультиплексора 6 логических условий единичный сигнал исчезает и на его выходе по вл етс  единичный сигнал с выхода младшего разр да выхода пол  1,5 адреса блока 1 пам ти. По очередному импульса v{ с первого выхода 38.1 генератора 38 в регистр 2 адреса N-ro модул  записываетс  адрес МК типа D. Единичный сигнал, с п того выхода дешифратора 7 признака поступает на управл ющие входы дешифратора 9 и регистра 4 идентификации, с выхода пол  1.2 кода логических условий блока 1 пам ти считываетс  позиционный код L-ro модул , который декодируетс  дешифратором 9 идентификации . По унитарному коду на выходе 34 N-ro модул  на соответствующем разр де входа 26 идентификации L-ro модул  по вл етс  единичный сигнал идентификации . Этот сигнал через элемент ИЛИ 16 открывает второй магистральный элемент 21, который пропускает на шину 32 адресный код с L-ro модул  с выхода регистра 2 адреса. По очередно му тактовому импульсу с выхода второго элемента И 18 в регистр 4 N-ro модул  записываетс  адресный код L-ro ПУМ, Код адреса с выхода регистр 4 идентификации поступает на вход блок 11 сравнени  и сравниваетс  с кодом эталона, поступающим с выходов полей 1,3 микрооперации и 1.4 эталонов. Унитарный код с выхода блока 11 сравнени  поступает на вход шифратора 10, в котором преобразуетс  из унитарного в позиционный код адреса,, Этот код с выхода шифратора 10 поступает на первый информационный вход коммутатора 12, на первом управл ющем входе кото- рого присутствует нулевой сигнал с второго выхода дешифратора 7 признака . Нулевой сигнал с второго выхода дешифратора 7 признака поступает также на второй управл ющий вход комму- татора 12. Таким образом, адрес очередной МК полностью определ етс  ко- дом, поступающим с выхода младших разр дов пол  1.5 адреса блока 1 пам ти

на второй информационный вход коммутатора 12, и сигналом, поступающим с выхода мультиплексора 6 логических условий, На адресньй вход мультиплексора 6 логических условий поступает код N-ro модул . По этому коду мультиплексор 6 пропускает с входа 27 на свой выход, значение состо ни  L-ro модул . Таким образом, по вл етс  возможность перехода к различным МК идентификации в зависимости от состо ни  L-ro модул .

По заднему фронту импульса ьг , кроме того, с выхода второго элемента И 18 в регистр 3 микроопераций записываетс  микрооперационньй код. По заднему фронту очередного тактового импульса Ј с выхода элемента И 17 в регистр 2 адреса записываетс  адрес МК типа, G, Это МК идентификации адреса L-ro ПУМа,

Код эталона с выходов пол  1.3 микроопераций и пол  1.4 эталона блока 1 пам ти поступает на .группу входов эталона блока 11 сравнени , на вход идентификации блока 11. сравнени  поступает код адреса с выхода регистра 4. Блок сравнени  формирует на своем выходе унитарный код, который соответствует тому входу, из группы входов эталонор, с которым совпал код адреса с выхода регистра 4 идентификации . В случае, если ни один из кодов не совпал с кодом адреса, блок 11 сравнени  формирует нулевой сигнал. Унитарный код с выхода блока 11 сравнени  преобразуетс  в шифраторе 10 в позиционный и поступает на первый информационный вход коммутатора 12. На втором выходе дешифратора 7 призi

нака формируетс  единичный сигнал.Этот сигнал поступает на первый пр мой управл ющий вход коммутатора 1 2 и разрешает прохождение через него кода с выхода шифратора 10. Код с выхода коммутатора 10 поступает на группу младших разр дов третьего входа мультиплексора 5 адреса и полностью определ ет адрес очередной МК. Таким образом, устанавливаетс , в каком состо нии из всех возможных находитс  L-й модуль.

Единичным сигналом с первого выход пол  1,1 признака блока 1 пам ти регистр 3 микроопераций устанавливаетс  в нулевое состо ние.

После того, как N-й модуль идентифицировал состо ние L-ro модул , N-й модуль может переходить в режим

передачи информации. По заднему фронту очередного тактового импульса ь{ в регистр 2 адреса записываетс  адрес МК типа С. Это МК готовности сие- темы k передаче от N-го модул  L-му. АКУ. На третьем выходе дешифратора 7 Формируетс  единичный сигнал запроса состо ни  шины передачи АКУ. Этот сигнал поступает на соответствующий N-й JQ вход определител  39 приоритета. Если в этом такте работы системы в определитель 39 сигналовзапросов от других модулей системы не поступило, то согшифратора 7 признака открывает маг стральный элемент 21 и поступает н управл ющий вход дешифратора 8 пер дачи управлени . При этом на инфор ционном входе регистра 2 адреса фо мируетс  адрес первой МК МП идентиф кации адреса L-ro модул  (МК типа G), с выхода пол  1.2 кода ЛУ блока пам ти считываетс  позиционный код L-ro модул , а с выхода 1.3 микрооп раций в шину 32 поступает АКУ. По зиционному коду на выходе дешифрат ра 8 L-ro модул  на соответствующем

ласно описанному алгоритму работы оп- $ разр де входа 25 сигналов передачи

20

25

30

35

ределитель 39 формирует на своем М-м выходе сигнал разрешени  пользовани  общей шиной 32 в следующем такте работы системы. В противном случае такой сигнал формируетс  на другом выходе определител  39, который соединен с входом 24 ответа на запрос другого, более приоритетного модул  системы. При нулевом сигнале ответа на запрос на выходе 24 N-ro модул  третий элемент И 19 формирует единичный сигнал, который поступает на управл ющий вход мультиплексора 6 логических условий. Но этому сигналу мультиплексора 6 формирует на своем выходе нулевой сигнал и по очередному импульсу О, в регистр 2 запишетс  адрес самой МК типа С. Регистр 3 микроопераций при считывании МК типа D обнул етс  единичным сигналом с первого выхода пол  1.1 признака блока 1 пам ти. Как только на вход 24 Ы-го модул  поступает единичный разрешающий сигнал из определител  39 приоритета, на управл ющем входе мультиплексора 6 единичный сигнал исчезает и на его выходе по вл етс  значение ЛУ с выхода 36 состо ни  L-ro модул . Если сигнал этого ЛУ нулевой, т.е. L-й модуль не готов к приему АКУ, то в следующем такте работы из N-ro модул  снова считываетс  та же сама  МК типа С.

Как только на входе 24 N-ro модул  по вл етс  единичный сигнал, а значение ЛУ с выхода 36 состо ни  L-ro модул  на входе ЛУ N-ro ПУМ станет единичным (L-й ПУМ находитс  в состо нии ожидани  АКУ), значение младшего разр да очередной МК с N-м модуле также станет единичным. По очередному им-.,. пульсу $, с первого выхода 38.1 ге- нератора 38 в регистр 2 адреса N-ro модул  записываетс  адрес МК типа Е. Единичный сигнал с шестого выхода де40

45

50

управлени  L-ro модул  по вл етс  ничный сигнал передачи управлени . Этот сигнал через элемент ИЛИ 15 п тупает на мультиплексор 5 адреса, торый согласно описанному алгоритму пропускает на вход регистра 2 адрес АКУ с шины 32, Кроме того, сигнал п редачи управлени  через элемент ИЛИ 14 устанавливает в единичное с то ние триггер 13 пуска L-ro модул  Очередной тактовый импульс QZ с вт рого выхода 38.2 генератора 38 прох дит через элемент И 18 на вход синх низации регистра 3 микроопераций. З пись в регистр 3 микроопераций запр щена сигналом с первого выхода пол  1.1 признака блока пам ти 1. По оче редному тактовому импульсу Ј с вы да 38.1 генератора 38 в регистр 2 L модул  записываетс  АКУ, а в регист 2 адреса Ы-го модул  - перва  МК ид тификации (ИК типа Н). N-й модуль, пользу  МП идентификации, провер ет

код адреса L-ro модул . Если код ад ч

са L-ro модул  не совпал с кодами эталона,то. N-й модуль переходит к аварийной МП, целью выполнени  кото рой может быть остановка и повторны запуск L-ro модул , перевод всей си темы в режим поиска отказа и т.п.

Дл  обеспечени  живучести систем наиболее важные МП L-ro модул , от реализации которых зависит работа д гих модулей, резервируютс  в опреде ленных модул х. Тогда аварийна  МК может  вл тьс  первой МК специально МЛ передачи нужного АКУ модул , в к тором зарезервирована нужна  МП.

Технические преимущества програм руемого управл ющего модул : расшир ние области применени  путем обеспе ни  возможности обмена адресами и а лиза состо ни  других модулей систе сокращение объема управл ющей пам т

506

JQ 10

шифратора 7 признака открывает магистральный элемент 21 и поступает на управл ющий вход дешифратора 8 передачи управлени . При этом на информационном входе регистра 2 адреса формируетс  адрес первой МК МП идентификации адреса L-ro модул  (МК типа D, G), с выхода пол  1.2 кода ЛУ блока 1 пам ти считываетс  позиционный код L-ro модул , а с выхода 1.3 микроопераций в шину 32 поступает АКУ. По позиционному коду на выходе дешифратора 8 L-ro модул  на соответствующем

$ разр де входа 25 сигналов передачи

0

5

0

5

.

0

5

управлени  L-ro модул  по вл етс  единичный сигнал передачи управлени . Этот сигнал через элемент ИЛИ 15 поступает на мультиплексор 5 адреса, который согласно описанному алгоритму пропускает на вход регистра 2 адреса АКУ с шины 32, Кроме того, сигнал передачи управлени  через элемент ИЛИ 14 устанавливает в единичное состо ние триггер 13 пуска L-ro модул . Очередной тактовый импульс QZ с второго выхода 38.2 генератора 38 проходит через элемент И 18 на вход синхронизации регистра 3 микроопераций. Запись в регистр 3 микроопераций запрещена сигналом с первого выхода пол  1.1 признака блока пам ти 1. По очередному тактовому импульсу Ј с выхода 38.1 генератора 38 в регистр 2 LTO модул  записываетс  АКУ, а в регистр 2 адреса Ы-го модул  - перва  МК идентификации (ИК типа Н). N-й модуль, использу  МП идентификации, провер ет ,

код адреса L-ro модул . Если код адре- ч

са L-ro модул  не совпал с кодами эталона,то. N-й модуль переходит к аварийной МП, целью выполнени  которой может быть остановка и повторный запуск L-ro модул , перевод всей системы в режим поиска отказа и т.п.

Дл  обеспечени  живучести системы наиболее важные МП L-ro модул , от реализации которых зависит работа других модулей, резервируютс  в определенных модул х. Тогда аварийна  МК может  вл тьс  первой МК специальной МЛ передачи нужного АКУ модул , в котором зарезервирована нужна  МП.

Технические преимущества программируемого управл ющего модул : расширение области применени  путем обеспечени  возможности обмена адресами и анализа состо ни  других модулей системы; сокращение объема управл ющей пам ти

11

й повышени  на этой основе надежности

системы.

Claims (1)

1. Формула изобре тени 

   Программируемый управл ющий модуль, содержащий блок пам ти, регистры адреса и микроопераций, мультиплексоры адреса и логических условий, дешифратор признака, триггер пуска, первый и второй элементы ИЛИ, первый, второй и третий элементы И и первый магистральный элемент, информационные выхо , 1649506-12

   ловий блока пам ти соединены с адресными входами мультиплексора логических условии, выходы кода микроопераций соединены с входами старших разр дов группы информационных входов регистра микроопераций и первого магистрально| го элемента, младший разр д пол  адреса и входы логических условий мульЮ типлексора логических условий  вл ютс  информационными входами мультиплексора логических условий, выходы старших разр дов группы выходов пол  адреса блока пам ти соединены с входами

    вл ютс  входами второго элемента ИЛИ, выход которого соединен с вторым

   ды которого соединены с шиной данных,, старших разр дов третьей группы инфор- вход пуска модул   вл етс  первым мационных входов мультиплексора адре- входом первого элемента ИЛИ, выход ко- Са, входы передачи управлени  модул  торого соединен с входом установки триггера пуска, выход которого соединен с первыми входами первого и второ- 20 входом первого элемента ИЛИ и первым го элементов И, вторые входы которых адресным входом мультиплексора адре-  вл ютс  соответственно первым и вто- са, отличающийс  тем, что, рым входами синхронизации модул , а с целью повышени  надежности функцио- выходы соединены соответственно с вхо- нировани  модул , в него дополнитель- дами записи регистров микроопераций и 25 но введены регистр идентификации, дешифраторы передачи управлени  и идентификации , шифратор, блок сравнени , коммутатор, второй магистральный элемент и третий элемент ИЛИ, входы кото- 30 рого  вл ютс  входами идентификации, а выход соединен с входом управлени 

   адреса, выходы которого соединены с адресными входами блока пам ти, выходы пол  признака которого соединены с входами дешифратора признака, первый выход которого  вл етс  выходом ожидани  модул  и соединен с вторым адресным входом мультиплексора адреса, выходы которого соединены с информационными входа ми регистра адреса, а перва  и втора  группы информационных входов соединены соответственно с входами хода операций и шиной данных , выход старшего разр да группы выходов пол  признака блока пам ти

   второго1 магистрального элемента, выходы которого соединены с шиной данных , входы-выходы которой  вл ютс  ин- 35 формационными входами-выходами модул ,

   выходы кода логических условий блока пам ти соединены с информационными входами дешифратора передачи управлени  и идентификации, выходы которых  вл - соединен с входом сброса регистра мик- Q ютс  соответственно выходами передачи роопераций, выходы которого  вл ютс  управлени  и идентификации модул , выходами микроопераций модул , а вы- четвертый выход дешифратора признака, ход Конец работы соединен с входа- выходы кода микроопераций и кода эта- ми сброса триггера пуска и регистра лонов блока пам ти- вл ютс  первой адреса, третий выход дешифратора приз-д5 группой входов блока сравнени , выхо- нака  вл етс  выходом запроса и соеди- ды которого соединены с входами шифра- нен с первым входом третьего элемен- тора, выходы которого соединены с пер- та И, второй инверсный вход которого вой группой информационных входов ком-  вл етс  входом ответа на запрос, а мутатора, выходы которого соединены с выход соединен с инверсным входом раз- 50 входами младших разр дов третьей трупрешени  мультиплексора логических условий , четвертый выход дешифратора признака соединен с выходом младшего разр да группы информационных входов регистра микроопераций и первого магистрального элемента, шестой выход дешифратора признака  вл етс  управл ющим входом первого магистрального элемента, выходы пол  логических ус вл ютс  входами второго элемента ИЛИ, выход которого соединен с вторым

   старших разр дов третьей группы инфор- мационных входов мультиплексора адре- Са, входы передачи управлени  модул  входом первого элемента ИЛИ и первым адресным входом мультиплексора адре- са, отличающийс  тем, что, с целью повышени  надежности функцио- нировани  модул , в него дополнитель- но введены регистр идентификации, дешифраторы передачи управлени  и идентификации , шифратор, блок сравнени , коммутатор, второй магистральный элемент и третий элемент ИЛИ, входы кото- рого  вл ютс  входами идентификации, а выход соединен с входом управлени 

   второго1 магистрального элемента, выходы которого соединены с шиной данных , входы-выходы которой  вл ютс  ин- 35 формационными входами-выходами модул ,

   выходы кода логических условий блока пам ти соединены с информационными входами дешифратора передачи управлени  и идентификации, выходы которых  вл - Q ютс  соответственно выходами передачи управлени  и идентификации модул , четвертый выход дешифратора признака, выходы кода микроопераций и кода эта- лонов блока пам ти- вл ютс  первой д5 группой входов блока сравнени , выхо- ды которого соединены с входами шифра- тора, выходы которого соединены с пер- вой группой информационных входов ком- мутатора, выходы которого соединены с 50 входами младших разр дов третьей труп5ы информационных входов мультиплексора адреса, выход мультиплексора ло- гических условий и выходы младших разр дов группы выходов пол  адреса бло- ка пам ти  вл ютс  второй группой ин- формационных входов коммутатора, второй выход дешифратора признака соединен с первым и вторым инверсными входами управлени  коммутатора, п тый

   выход дешифратора признака соединен с входами разрешени  дешифратора идентификации и регистра идентификации, выходы которого соединены с второй труп- I пой входов блока сравнени , информа- цнонные входы соединены с шиной данных , шестой выход дешифратора признаТип

   мк

   Выполн ема  функци 

   Ожидание кода очередной МП

   Обычна  МК МП (в линейной МК поле 1.2 свободно)

   Посыпка запроса в определитель 39 приоритета и проверка разрешающего сигнала из него, проверка состо ни  L-ro ПУМ (которому нужно передать АКУ)

   Запись в G4 кода состо ни  N-ro ПУМ, открываес  магистральный элемент 21

   Передача АКУ L-му ПУМ, блокируетс  G3, открываетс  элемент 20

   Последн   МК в МП, переход в режим ожидани  АКУ

   Идентификаци  кода адреса L-ro ПУМ блокируетс  G3

   Посылка запроса в определитель 39 и проверка разрешающего сигнала из него

   ка соединен с входом разрешени  дешифратора передачи управлени , выход второго элемента И соединен с входом записи регистра идентификации, выходы регистра адреса соединены с информационными входами второго магистрального элемента.

   0...00

   Адрес самой МК типа С ...00

   0...О

   0...00

   Адрес МК типа G

   0...00

   0...0

   Код эталона

   . ..00 0.00

   Код эталона

   0.00

   Адрес МК типа D, на 1 больший МК МК типа Н

   25

   28

   f

   6Ј

   Щ

   4У

   mi O-N

   э

   /УР

   1

   1

   /W

   W

   DJ

   И

   2W

   И

   A/XZ/

   -г

   J О

   и

   «

   z z и

   kjJ

   з

   и

   л:

   38.1,

   16

   16 11

   1-й ПУМ ожидает код очередной МП (считываетс  ПК типа А) 2-и ПУМ ожидает АКУ

   В 1-м пум считываетс  МК типа В

   81-м ПУМ - ч- типа Н (ОШ зан та)

   В 1-н ПУМ - ч-типа Н(ОШ сМодна)

   В1-м ПУМ-ч-типа Ж запись кода адреса ffftfftf

   В 1-м ПУН-н-типа&(сраднениекоЗа

   04 ,„,„ л 71-Tiадреса С эталонами

   В 1-й ПУМ -и-типа С(ОВ/ свободна) зкпм1

   В1- и ПУН- -типа Е, So 2-м ПУМ АКЧ прин т и

   . В 1-й ПУМ - -типаF

   Фиг. 5

   П

   JL

   П

   wBaenw магц

   Э1/ИУ

   передаvgвOiff

   сгйральныизлем. 20 предана 8 Оь ffoaa адреса

   J

   Нет

   С Начало)

   /Установка 7 исходного / состо ни  /

   Нет

   Запись АКУ

   С

   Считывание очередной МКВНП

   Открываетс  магистральный элемент 20,передача в ОШ кода адреса