SU1636995A1 - Генератор псевдослучайных последовательностей - Google Patents
Генератор псевдослучайных последовательностей Download PDFInfo
- Publication number
- SU1636995A1 SU1636995A1 SU884643372A SU4643372A SU1636995A1 SU 1636995 A1 SU1636995 A1 SU 1636995A1 SU 884643372 A SU884643372 A SU 884643372A SU 4643372 A SU4643372 A SU 4643372A SU 1636995 A1 SU1636995 A1 SU 1636995A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- generator
- group
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к импульсной технике и может использоватьс в информационно-измерительной технике . Целью изобретени вл етс улучшение коррел ционных характеристик формируемых последовательностей, что достигаетс за счет введени в генератор псевдослучайных последователь-. ностей блока 5 умножени и дешифратора 3 и за счет образовани новых функциональных св зей. Генератор содержит также генератор 1 тактовых импульсов, блок 2 регистров сдвига, логический преобразователь 4, блок 6 сложени , элемент ИЛИ-НЕ 7, элемент НЕ 8, элементы И 9, 12 и 15, элементы 2(2К)-ИЛИ-НЕ 10 и 11, триггеры 13 и 18, опорный генератор 14 импульсов, счетчик 16 импульсов, блок 17 сравнени , датчик 19 кодов, регистры 20- 22. 1 з.п.ф-лы, 1 ил. с $ (Л
Description
Изобретение относится к· импульсной технике и может использоваться в информационно-измерительной технике.
Цель изобретения - улучшение кор- 5 реляционных характеристик формируемых последовательностей.
На чертеже представлена электрическая функциональная схема генератора псевдослучайных последовательное- 10 тей.· '
Генератор псевдослучайных последовательностей содержит последовательно соединенные генератор J тактовых импульсов, блок 2 регистров сдвига, де- 15 шифратор 3 и логический преобразовав тель 4, последовательно соединенные блок 5 умножения и блок 6 сложения, выходы которого, соединены с соответствующими входами блока 2 регистров 20 .сдвига, первая и вторая группа выходов которого соединены соответственно с .входами блока 5 умножения и с второй группой входов блока 6 сложения, Вход синхронизации логического 25 преобразователя 4 соединен ' с выходом генератора 1 тактовых'импульсов. .
Логический преобразователь 4 содержит последовательно соединенные’ элемент ИЛИ-НЕ 7, элемент НЕ 8, пер- 30 вый элемент И 9 и первый элемент 2(2И)-ИЛИ-НЕ 10, первый вход которого соединен с первым входом второго элемента 2И(2И)-ИЛИ-НЕ. И, второй и третий входы которого соединены сорт- 35 ветственно с выходом второго элемента И 12 и с первым выходом триггера 13, вход которого соединен с первым входом второго элемента И 12 и с вторым входом первого элемента И 9, 40 третий вход которого соединен с вторым входом второго элемента- И 12, третий вход которого соединен с выходом элемента ИЛИ-НЕ 7, входы которого и третий вход первого элемента 45 И 9 являются группой входов логического преобразователя 4, вход синхронизации которого соединен с входом триггера 13, второй выход которого боединен с четвертым входом второго 50 элемента 2(2И)-ИЛИ-НЕ 11 и с вторым входом первого элемента 2(2И)-ШШ-НЕ 10, третий и четвертый входы которого соединены соответственно с выходом второго элемента И 12 и с пер- 55 вым выходом триггера. 13. ,
Генератор 1 тактовых импульсов .
содержит последовательно соединенные опорный генератор 14 импульсов, эле- ’ мент И 15, счетчик 16 импульсов, блок 17 сравнения и триггер 18, датчик 19 кодов, выходы которого соединены с второй группой входов блока. 17 сравнения. Второй вход элемента И 15 соединен с выходом триггера 18, второй вход которого соединен с вторым входом счетчика 16 импульсов, с входом опорного генератора 14 импульсов и является входом Пуск, ге-нератора 1 тактовых импульсов.
Блок 2 регистров сдвига содержит последовательно соединенные первый 20, второй 21 и третий 22 регистры, входы синхронизации которых являются входом синхронизации блока 2 регистров, первая и вторая группы выходов которого являются выходами треть?· его 22 и второго 21 регистров блока 2 регистров сдвига, входы первого регистра 20 которого являются входами блока 2 регистров сдвига.
Генератор псевдослучайных последовательностей работает следующим образом.
Перед началом работы в первый регистр 20 блока 2 регистров сдвига записывается код единицы, а во второй 21 и третий 22 регистры - код нуля. Генератор формирует периодические псевдослучайные последовательности, период которых состоит из
элементов, где q - простое число. Длительность генерируемой последовательности задается датчиком 19 кодов. Запуск генератора псевдослучайных последовательностей осуществляет пусковой импульс, поступающий на вход Пуск** генератора 1 тактовых импульсов и осуществляющий запуск опорного генератора 14 импульсов, установку счетчика 16. импульсов в нулевое состояние и установку триггера 18 в единичное состояние. Сигнал с выхода триггера 18 поступает на второй вход элемента И 15, разрешая поступление импульсов опорного генератора 14 импульсов на входы счетчика 16 импульсов и регистров 20-22 блока 2 регистров сдвига.
Формируемые устройством псевдослучайные последовательности могут содержать как целое число периодов, так и не целое. При равенстве кодов где Формируемая генератором троичная последовательность;
¢(, - j-й элемент q-ичной псевдослучайной последовательности;
- индекс чисел, устанавливаемый на основании теоремы о квадратичных вычетах;
0,N-1.
того или другого из указан5 1636995 чисел с выходов счетчика 16 импульсов и датчика 19 кодов блоком 17 сравнения выдается сигнал, который устанавливает триггер 18 в нулевое состояние. Вследствие этого снимается сигнал разрешения с входа элемента И 15 и прекращается поступление тактовых импульсов на входы счетчика 16 импульсов и регистры 20-22. Формирование генератором псевдослучайных последовательностей новой последовательности осуществляется при повторении поступления пускового импульса на вход генератора 1 тактовых импульсов.
На регистрах 20-22, блоке 5 умножения по модулю q и блоке 6 сложения по модулю q реализован q-ичный генератор псевдослучайной последовательности. Процесс его функционирования описывается следующим рекуррентным уравнением
Sj = Sj-2 * aSj-э , где 1έ а £ q - натуральное число sj-5’ s i-г»
S j - элементы q-ичной последовательности. Реализация рекуррентного уравнен ния осуществляется в поле Галуа GF(q). Блок 5 умножения по модулю а и блок 6 сложения по модулю q представляют собой комбинационные схемы и синтезируются на основе соответствующих таблиц истинности. Блок 5 умножения осуществляет умножение по модулю q на величину а, где а - коэффициент рекуррентного, уравнения при слагаемом Sj-y, а блок 6 сложения’ осуществляет сложение по модулю q слагаемых S которые получаются соответственно на выходах второго регистра 21 и блока 5 умножения .
Дешифратор 3 и логический преобразователь 4 выполняют преобразование q-ичной псевдослучайной последовательности в троичную псевдослучайс ную последовательность, элементы которой принимают значения -1, 0, +1.
Решающие правила формирования троичных последовательностей можно представить уравнениями
Γλ/.Ί- Г°» если (X; = -0 е GF(q) Π {ςΐ ((Хр, если 0(jiO6GF(q), или
ГО, если'tXj = O£GF(q), L (-1 )5 φ (tXi), если(Х: = = OeGF(q),
J =
Выбор ных решающего правила для формирования троичных последовательностей производится при моделировании. Первоначально моделируют троичные последовательности, используя первое решающее правило и в' том случае, если сформированная последовательность имеет идеальную автокорреляционную функцию, это значит, что решающее правило выбрано верно, в противном случае для. формирования троичной последовательности применяется’ второе решающее правило. Проведенный анализ для q <31 показал, что для формиро- вания троичных последовательностей, период которых состоит из 31, 307, 993 элементов, необходимо применение второго решающего правила, а для остальных последовательностей - первого решающего правила, для реализации которого триггер 13 логического преобразователя 4 блокируется в нулевом состоянии на все время формирования последовательности.
При формировании троичной последовательности для q = 3, q = 13, например, в дешифраторе 3 используется всего два выхода, соответствующие числам 0 и 1.
Сигнал низкого уровня с выхода дешифратора 3, соответствующего числу 0, подается на третий и второй входы элементов И 9 и 12, являясь сигналом запрета на пропускание тактового импульса с генератора 1 такто-. вых импульсов. Поэтому на выходах элементов 2(2И)-ИЛИ-НЕ 1Q и 11 образуются сигналы высокого уровня, соответствующие формированию элемента О” последовательности.
В случае появления на выходе дешифратора 3 сигнала, соответствующего числу 1, с выхода дешифратора 3, соответствующего числу 0, на третий и второй входы элементов И 9 и 12 поступает сигнал высокого уровня, а поэтому во время подачи тактового импульса с генератора 1 тактовых импульсов сигнал с выхода элемента через элемент И 12 2 (2И)-ИЛИ-НЕ 11/ время формирования
ИЛИ-НЕ 7 проходит на выход элемента Таким образом, во элемента +1 последовательности на выходе элемента 2(2И)-ИЛИ-НЕ 11 будет сигнал низкого уровня, а на выходе элемента 2(2И)-ИЛИ-НЕ 10 - сигнал высокого уровня, поскольку с выхода элемента НЕ 8 на первый вход элемента И'9 будет подаваться сигнал низкого уровня, запрещающий прохождение через него тактового импульса с генератора 1 тактовых импульсов.
’При формировании элемента -1 троичной последовательности дешифра тор 3 на выходах, соответствующих числам 0 и 1, выдает сигналы высокого уровня, которые поступают на третий и первый (через элемент НЕ 8) входы элемента И 9 и разрешают пройти тактовому импульсу с генератора 1 тактовых импульсов на выход элемента 2(2И)-ИЛИ-НЕ 10, в результате чего формируется на его выходе сигнал · низкого уровня» В то же время с элемента ИЛИ-НЕ 7 поступает на вход элемента И 12 сигнал низкого уровня, который запрещает прохождение через него тактового импульса, а поэтому на выходе элемента 2(2И)-ИЛИ-НЕ 11 . будет сигнал высокого.уровня.
При формировании логическим преобразователем 4 последовательности по второму решающему правилу триггер 13 разблокируют1-!! он начинает работать как счетный триггер, определяя четность и нечетность формируемых элементов- последовательности. Когда производится формирование четных эле: ментов последовательности, на втором .(нулевом) выходе триггера 13 образуется сигнал высокого уровня, что обеспечивает прохождение сигнала с . выхода элемента ' , та 2(2И)-ИЛИ-НЕ хода элемента И та 2(2И)-ИЛИ-НЕ водится формирование нечетных элементов последовательности, сигнал высокого уровня с первого (единичного) выхода триггера 13 обеспечивает прохождение сигнала с выхода элемента И 12 на выход элемента. 2(2И)-ИЛИ-НЕ 10, а сигнала с выхода элемента И 9 на выход элемента 2(2И)-ИЛИ-НЕ 11. Таким образом, производится смена. ..
И 12 на выход элемен11, а сигнала с вы9 - на выход элемен10. Когда же произзнаков в нечетных элементах троичной последовательности, обеспечивая формирование последовательности с идеальной периодической автокорреляцион5 ной функцией.
Claims (2)
- Формула изобретения3.01 . Генератор псевдослучайных последовательностей, содержащий блок регистров сдвига, вход синхронизации которого соединен с выходом генератора тактовых импульсов, блок сложения и логический преобразователь, о т личающийс я тем, что, с целью улучшения корреляционных характеристик формируемых последовательноцтей, в него введены дешифратор и блок умножения, выходы которого соединены с соответствующими входами первой группы входов блока сложения, выходы которого соединены с соответствующими входами блока регистров сдвига, первая группа выходов которого соединена с соответствующими входами блока умножения и с соответствующими входами дешифратора, выходы которого соединены с группой входов логического преобразователя, вход синхронизации которого соединен с выходом генератора тактовых импульсов, вторая группа выходов блока регистров сдвига соединен; с второй группой входов блока сложения.
- 2. Генератор по п.1, о т лича ю щ и й с я тем, что логический' преобразователь содержит последовательно соединенные элемент ИЛИ-НЕ, элемент НЕ, первый элемент. И и первый элемент 2(2И)-ИЛИ-НЕ, первый вход которого соединен с первым вхо‘ дом второго элемента 2(2И)-ИЛИ-НЕ, второй и третий входы которого соединены соответственно с выходом второго элемента И и с первым выходом триггера, вход, которого соединен первым входом второго элемента И с вторым входом первого элемента третий вход которого соединен с вторым входом второго элемента И, третий вход которого соединен с выходом элемента ИПИ-НЁ, входы которого и третий вход первого элемента И являются группой входов логического преобразователя, вход синхронизации которого соединен с входом триггера, второй выход которого соединен с четвертым входом второго элемента с9 ИИ, }2(2И)-ИЛИ-HE й с вторым входом первого элемента 2(2Й)-ИЛИ-HE, третий и четвертый входы которого соединены соответственно с выходом второго элемента И и с первым выходом триггера.
Составитель Ю.Бурмистров Редактор В.Данко Техред Л.Сердюкова Корректор Т.Малец Заказ 824 Тираж 473 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР , · 113035, Москва, Ж-35, Раушская наб., д. 4/5Производственно-издательский комбинат Натент'’, г.Ужгород, ул. Гагарина;101
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884643372A SU1636995A1 (ru) | 1988-12-20 | 1988-12-20 | Генератор псевдослучайных последовательностей |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884643372A SU1636995A1 (ru) | 1988-12-20 | 1988-12-20 | Генератор псевдослучайных последовательностей |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1636995A1 true SU1636995A1 (ru) | 1991-03-23 |
Family
ID=21425516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884643372A SU1636995A1 (ru) | 1988-12-20 | 1988-12-20 | Генератор псевдослучайных последовательностей |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1636995A1 (ru) |
-
1988
- 1988-12-20 SU SU884643372A patent/SU1636995A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1C 1173529, кл.Н 03 К 3/84, 1984. Авторское свидетельство СССР № 1228236, кл. Н 03 К 3/84, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Westlake | A uniform random number generator based on the combination of two congruential generators | |
SU1636995A1 (ru) | Генератор псевдослучайных последовательностей | |
US20070005673A1 (en) | The Creation and Detection of Binary and Non-Binary Pseudo-Noise Sequences Not Using LFSR Circuits | |
US20070047622A1 (en) | Data generator having linear feedback shift registers for generating data pattern in forward and reverse orders | |
KR840004999A (ko) | 의사 난수 순차 발생기를 사용하는 결합된 스크램블러-인코오더 | |
TW594023B (en) | Circuit for enhancing scan testing capability of a digital IC tester | |
US4001779A (en) | Digital error correcting decoder | |
SU890391A1 (ru) | Генератор псевдослучайных чисел | |
SU1170453A1 (ru) | Генератор тестовых последовательностей | |
SU634329A1 (ru) | Генератор псевдослучайных чисел | |
SU459773A1 (ru) | Датчик случайных кодов | |
RU1826128C (ru) | Генератор псевдослучайных последовательностей | |
RU165983U1 (ru) | Генератор псевдослучайных последовательностей | |
SU1023326A1 (ru) | Генератор псевдослучайных последовательностей | |
SU1504803A1 (ru) | Формирователь к-ичиых кодов | |
SU1005045A1 (ru) | Генератор псевдослучайных чисел | |
SU1213524A1 (ru) | Генератор псевдослучайной последовательности | |
RU2107941C1 (ru) | Генератор равномерно распределенных случайных импульсов | |
SU1709505A1 (ru) | Генератор двоичной последовательности | |
SU951301A1 (ru) | Генератор псевдослучайных кодов | |
SU903872A1 (ru) | Генератор псевдослучайных чисел | |
SU903874A1 (ru) | Генератор псевдослучайных чисел | |
SU703852A1 (ru) | Генератор псевдослучайных чисел | |
SU991422A1 (ru) | Генератор случайных чисел | |
SU413518A1 (ru) |