RU165983U1 - Генератор псевдослучайных последовательностей - Google Patents

Abstract

Генератор псевдослучайных последовательностей, содержащий n-разрядный сдвиговый регистр, n-й и (n-k)-й выходы которого подключены соответственно к первому и второму входам логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которой соединен со входом логической схемы НЕ, выход логической схемы НЕ подключен к последовательному D-входу сдвигового регистра, С- и R-входы сдвигового регистра соединены соответственно с тактовым входом и входом сброса генератора псевдослучайных последовательностей, отличающийся тем, что введены компаратор кодов, регистр хранения, вторая и третья логические схемы НЕ и логическая схема И, причем n выходов сдвигового регистра подключены шиной к n параллельным D-входам данных регистра хранения и первым n входам компаратора кодов, вторые n входов которого соединены с шиной кода диапазона, а выход «больше» подключен ко входу второй логической схемы НЕ, выход которой соединен с первым входом логической схемы И, ко второму входу которой подключен выход третьей логической схемы НЕ, вход третьей логической схемы НЕ соединен с тактовым входом генератора псевдослучайных последовательностей, а выход логической схемы И является его тактовым выходом и соединен с С-входом регистра хранения, n выходов регистра хранения являются выходами генератора псевдослучайных последовательностей, при этом R-вход регистра хранения подключен к его входу сброса, где n - целое число больше 1, а k - целое число больше 1 и меньше n.

Description

Предлагаемая полезная модель относится к электронной технике и может быть использована в цифровых системах для построения генераторов шума.

Известны генераторы псевдослучайных последовательностей (См.: Новиков Ю.В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования.- М.: Мир, 2001., рис. 4.39, стр. 168.), содержащий n-разрядный сдвиговый регистр, n-й и m-й выходы которого подключены к 1-му и 2-му входам логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которой подключен к последовательному D-входу сдвигового регистра, С вход которого соединен с тактовым входом.

Недостатком устройства является отсутствие возможности формировать псевдослучайные последовательности в заданном диапазоне.

Наиболее близким техническим решением к предлагаемому является генератор псевдослучайных последовательностей (См.: Новиков Ю.В. Основы цифровой схемотехники. Базовые элементы и схемы. Методы проектирования.- М.: Мир, 2001., рис. 4.40, стр. 169.), содержащие n-разрядный сдвиговый регистр, n-й и (n-k)-й выходы которого подключены к 1-му и 2-му входам логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которой через логическую схему НЕ подключен к последовательному D-входу сдвигового регистра, С и R входы которого соединены соответственно с тактовым входом и входом сброса, при этом n выходов сдвигового регистра являются выходом устройства, где n - целое число больше 1, а к - целое число больше 1 и меньше n.

Недостатком устройства является отсутствие возможности формировать псевдослучайные последовательности в заданном диапазоне.

Задачей предлагаемой полезной модели является обеспечение возможности построения генераторов шума с заданным диапазоном его значений.

Техническим результатом предлагаемой полезной модели является достижение возможности формировать псевдослучайные числа в заданном диапазоне.

Сущность полезной модели состоит в том, что генератор псевдослучайных последовательностей содержит n-разрядный сдвиговый регистр, n-й и (n-к)-й выходы которого подключены соответственно к первому и второму входам логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которой соединен со входом логической схемы НЕ, выход логической схемы НЕ подключен к последовательному D-входу сдвигового регистра, С и R-входы сдвигового регистра соединены соответственно с тактовым входом и входом сброса генератора псевдослучайных последовательностей.

Новым в предлагаемой полезной модели является введение компаратора кодов, регистра хранения, второй и третьей логических схем НЕ и логической схемы И, причем n выходов сдвигового регистра подключены шиной к n параллельным D-входам данных регистра хранения и первым n входам компаратора кодов, вторые n входов которого соединены с шиной кода диапазона, а выход «больше» подключен ко входу второй логической схемы НЕ, выход которой, соединен с первым входом логической схемы И, ко второму входу которой подключен выход третьей логической схемы НЕ, вход третьей логической схемы НЕ соединен с тактовым входом генератора псевдослучайных последовательностей, а выход логической схемы И является его тактовым выходом и соединен с С-входом регистра хранения, n выходов регистра хранения являются выходами генератора псевдослучайных последовательностей, при этом R-вход регистра хранения подключен к его входу сброса, где n - целое число больше 1, а к - целое число больше 1 и меньше n.

Введение новых узлов и связей обеспечило формирование псевдослучайных последовательностей в заданном диапазоне, при этом каждое значение величины сопровождается тактовым импульсом.

На Фиг. 1 представлена схема генератора псевдослучайных последовательностей.

На Фиг. 2 представлена временная диаграмма работы генератора псевдослучайных последовательностей.

Генератор псевдослучайных последовательностей содержит n-разрядный сдвиговый регистр 1, логическую схему ИСКЛЮЧАЮЩЕЕ ИЛИ 2, регистр хранения 3, компаратор кодов 4, первую, вторую и третью логические схемы НЕ 5, 6 и 7 соответственно и логическую схему И 8.

Выходы n-й и (n-k)-й n-разрядного сдвигового регистра 1 подключены соответственно к первому и второму входам логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ 2, выход которой соединен со входом первой логической схемы НЕ 5, выход которой подключен к последовательному D-входу сдвигового регистра 1. С и R-входы сдвигового регистра 1 соединены соответственно с тактовым входом и входом сброса генератора псевдослучайных последовательностей, при этом n выходов сдвигового регистра 1 подключены шиной к n параллельным D-входам данных регистра хранения 3 и первым n входам компаратора кодов 4, вторые n входов которого соединены с шиной кода диапазона, а выход «больше» подключен ко входу второй логической схемы НЕ 6, выход которой соединен с первым входом логической схемы И 8. Ко второму входу логической схемы И 8 подключен выход третьей логической схемы НЕ 7, вход которой соединен с тактовым входом генератора псевдослучайных последовательностей, а выход логической схемы И 8 является его тактовым выходом и соединен с С-входом регистра хранения 3, n выходов регистра хранения 3 являются выходами генератора псевдослучайных последовательностей, при этом R-вход регистра хранения 3 подключен к его входу сброса, где n - целое число больше 1, а k - целое число больше 1 и меньше n.

Генератор псевдослучайных последовательностей функционирует следующим образом.

На вход кода диапазона устройства задается код, определяющий верхнюю границу генерируемых случайных чисел. В нашем примере это 90, а максимальное число, формируемое сдвиговым регистром 1, составит 2^∧n-1. Следовательно, необходимо выбрать n=7, т.е. сдвиговый регистр 1 должен быть 7-разрядным.

В момент времени Т0 (фиг. 2) сигналом на входе сброса будут обнулены сдвиговый регистр 1 и регистр хранения 3. С положительным фронтом входной тактовой частоты сгенерируется первое число (1) в сдвиговом регистре 1 (момент Т1 на фиг. 2). На выходе «больше» («>») компаратора кодов 4 будет нулевой уровень, т.к. значение кода на выходе сдвигового регистра 1 будет меньше установленного кода диапазона. Это позволяет сформироваться импульсу выходной тактовой частоты, сдвинутому на полпериода по отношению к входной тактовой частоте. Положительным фронтом выходной тактовой частоты код из сдвигового регистра 1 перепишется в регистр хранения 3 (момент Т2).

Так будет продолжаться, пока в сдвиговом регистре 1 не сформируется число, превосходящее 90 (момент Т3). На выходе «больше» компаратора кодов 4 появится единичный уровень, который запретит формирование выходного тактового импульса, поэтому число, превосходящее 90, не будет переписано из сдвигового регистра 1 в регистр хранения 3 и в нем сохранится предыдущее значение. При формировании в сдвиговом регистре 1 числа меньшего 90 (момент Т4) формирование выходных тактовых импульсов будет разрешено, что обеспечит перепись в регистр хранения 3 значений из сдвигового регистра 1.

Далее процесс будет протекать аналогичным образом (Т5…Т10 на фиг. 2). Таким образом, введение дополнительных узлов и связей обеспечило формирование псевдослучайных чисел в установленном диапазоне путем запрета переписи в регистр хранения 3 чисел, превосходящих заданное, при этом каждое случайное число сопровождается импульсом выходной тактовой частоты.

Claims (1)

1. Генератор псевдослучайных последовательностей, содержащий n-разрядный сдвиговый регистр, n-й и (n-k)-й выходы которого подключены соответственно к первому и второму входам логической схемы ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которой соединен со входом логической схемы НЕ, выход логической схемы НЕ подключен к последовательному D-входу сдвигового регистра, С- и R-входы сдвигового регистра соединены соответственно с тактовым входом и входом сброса генератора псевдослучайных последовательностей, отличающийся тем, что введены компаратор кодов, регистр хранения, вторая и третья логические схемы НЕ и логическая схема И, причем n выходов сдвигового регистра подключены шиной к n параллельным D-входам данных регистра хранения и первым n входам компаратора кодов, вторые n входов которого соединены с шиной кода диапазона, а выход «больше» подключен ко входу второй логической схемы НЕ, выход которой соединен с первым входом логической схемы И, ко второму входу которой подключен выход третьей логической схемы НЕ, вход третьей логической схемы НЕ соединен с тактовым входом генератора псевдослучайных последовательностей, а выход логической схемы И является его тактовым выходом и соединен с С-входом регистра хранения, n выходов регистра хранения являются выходами генератора псевдослучайных последовательностей, при этом R-вход регистра хранения подключен к его входу сброса, где n - целое число больше 1, а k - целое число больше 1 и меньше n.

   

Images