SU1636983A1

SU1636983A1 - Pulse repetition rate multiplier

Info

Publication number: SU1636983A1
Application number: SU874333061A
Authority: SU
Inventors: Геннадий Александрович Томилов; Вячеслав Иванович Балабай; Иван Иосифович Лозовский; Евгений Александрович Комаров
Original assignee: Рижское Высшее Военно-Политическое Краснознаменное Училище Им.Бирюзова С.С.
Priority date: 1987-11-24
Filing date: 1987-11-24
Publication date: 1991-03-23

Abstract

Изобретение относитс к импульсной технике и может быть использовано в синтезаторах частот. Цель изобретени - повышение надежности в работе умножител - достигаетс за счет того, что в умножитель, содержащий последовательно соединенные генератор 1 импульсов, делитель 2 частоты , RS-триггер З, первый 4 и второй 5 элементы И, реверсивный счетчик 9. преобразователь 10 код - напр жение, а также инвертор 6 и формирователь 7 импульсов, введены генератор 11 тактовых импульсов, первый 12 и второй 13 D-триггеры, блок 14 сигнализации и третий элемент И 15. При нарушении синхронной работы кольца ФАПЧ прекращаетс формирование выходного сигнала и срабатывает сигнзпизаци . 1 з.п. ф-лы, 1 ил. сл с ( со о ю оо CJThe invention relates to a pulse technique and can be used in frequency synthesizers. The purpose of the invention is to increase the reliability of the multiplier - due to the fact that the multiplier, which contains in series connected generator 1 pulses, divider 2 frequencies, RS-flip-flop 3, first 4 and second 5 elements And, reversible counter 9. converter 10 code - voltage as well as inverter 6 and pulse shaper 7, a clock pulse generator 11 is entered, the first 12 and second 13 D-triggers, the alarm unit 14 and the third element AND 15. If the synchronous operation of the PLL breaks down, the output signal is generated and It is activated signzpizatsi. 1 hp f-ly, 1 ill. sl c (co soo o CJ

Description

Изобретение относитс к импульсной технике и может быть использовано в синтезаторах частот и многоканальных системах передачи.The invention relates to a pulse technique and can be used in frequency synthesizers and multichannel transmission systems.

Цель изобретени - повышение надежности работы, заключающеес вустранении сигналов с частотой, отличной от заданной, стабилизации основных характеристик кольца ФАПЧ и контрол за синхронной работой умножител за счет введени генератора тактовой частоты, блока контрол за синхронной работой умножител и блокировки выхода дл сигналов с частотой, отличной от заданной.The purpose of the invention is to increase the reliability of operation, which consists in removing signals with a frequency other than the specified one, stabilizing the main characteristics of the PLL and controlling the synchronous operation of the multiplier by introducing a clock generator, a control unit for synchronous operation of the multiplier, and blocking the output for signals with a frequency different from the given.

На чертеже приведена структурно-электрическа схема умножител .The drawing shows a structural-electrical multiplier circuit.

Умножитель содержит генератор 1 импульсов , делитель 2 частоты, RS-триггер З, первый 4 и второй 5 элементы И, инвертор 6, формирователь 7 импульсов, реверсивный счетчик 9, преобразователь 10 код - напр жение, генератор 11 тактовых импульсов (ГТИ), первый 12 и второй 13 D-триггеры, блок 14 сигнализации и третий элемент И 15.The multiplier contains 1 generator of pulses, divider 2 frequencies, RS flip-flop 3, first 4 and second 5 elements I, inverter 6, driver 7 pulses, reversible counter 9, converter 10 code - voltage, generator 11 clock pulses (GTI), first 12 and second 13 D-flip-flops, alarm block 14 and the third element 15.

Выход генератора 1 импульсов соединен с входом делител 2 частоты, выход которого соединен с входом установки в 1 RS-триггера З, пр мой выход которого соединен с первым входом первого элемента И 4, а инверсный выход - с первым входом второго элемента И 5, второй вход которого соединен с выходом инвертора 6, вход которого соединен с вторым входом первого элемента И 4 и выходом формировател 7 импульсов, вход которого соединен с входом установки в О RS-триггера З и входной шиной 8 устройства.The output of the pulse generator 1 is connected to the input of a splitter 2 frequency, the output of which is connected to the installation input to 1 RS flip-flop H, the direct output of which is connected to the first input of the first element I 4, and the inverse output to the first input of the second element I 5, the second the input of which is connected to the output of the inverter 6, the input of which is connected to the second input of the first element I 4 and the output of the pulse shaper 7, the input of which is connected to the installation input of the RS flip-flop 3 and the input bus 8 of the device.

Вход обратного счета реверсивного счетчика 9 соединен с выходом первого элемента И 4, вход пр мого счета - с выходом второго элемента И 5, а выход - с входом преобразовател 10 код- напр жение, выход которого соединен с входом генератора 1 импульсов.The reverse count input of the reversible counter 9 is connected to the output of the first And 4 element, the direct count input to the output of the second And 5 element, and the output to the input of the code voltage converter 10, the output of which is connected to the input of the pulse generator 1.

Выход генератора 11 тактовых импульсов соединен с третьими входами первого элемента И 4 и второго элемента И 5.The output of the generator 11 clock pulses connected to the third inputs of the first element And 4 and the second element And 5.

Вход синхронизации первого D-тригге- ра 12 соединен с выходом делител 2 частоты , информационный вход его - с инверсным выходом RS-триггера З, а вход установки в О - с инверсным выходом второго D-триггера 13, вход синхронизации которого соединен с входной шиной 8 устройства, информационный вход - с пр мым выходом RS-триггера З, а вход установки в О - с общей шиной.The synchronization input of the first D-flip-flop 12 is connected to the output of splitter 2 frequency, its information input is with the inverse output of the RS flip-flop Z, and the input of the installation to O with the inverse output of the second D-flip-flop 13, the sync input of which is connected to the input bus 8 devices, the information input - with the direct output of the RS-flip-flop H, and the installation input into O - with the common bus.

Вход блока 14 сигнализации соединен с инверсным выходом первого D-триггера 12The input unit 14 alarm connected to the inverse output of the first D-flip-flop 12

Первый вход третьего элемента И 15 соединен с выходом генератора 1 импульсов, второй вход - с пр мым выходом первого D-триггера 12, а выход - с выходной шинойThe first input of the third element I 15 is connected to the output of the pulse generator 1, the second input to the direct output of the first D-flip-flop 12, and the output to the output bus

16 устройства.16 devices.

Умножитель работает следующим образом .The multiplier works as follows.

Пусть fBbix N fBX, где ТВых - частота следовани импульсов на выходе устройст0 ва, fex - частота следовани импульсов на входе устройства, а N - коэффициент умножени частоты. Тогда раньше по вл етс импульс на входе 8 устройства, который устанавливает триггер 3 в состо ние О и од5 новременно обеспечивает формирование импульса на выходе формировател 7 импульсов , по окончании которого формируетс импульс на выходе инвертора 6. Импульсы с выхода генератора 1 поступаютLet fBbix N fBX, where Tvyh is the pulse frequency at the device output, fex is the pulse frequency at the device input, and N is the frequency multiplication factor. Then, a pulse appears at the input 8 of the device, which sets the trigger 3 to the state O and at the same time ensures the formation of a pulse at the output of the pulse shaper 7, after which a pulse is formed at the output of the inverter 6. The pulses from the output of the generator 1 arrive

0 на вход делител 2 частоты с коэффициентом делени N, на выходе которого по вл етс импульс, который устанавливает триггер 3 в состо ние 1.0 to the input of a frequency divider 2 with a division factor N, at the output of which a pulse appears, which sets trigger 3 to state 1.

В результате логического умножени As a result of logical multiplication

5 сигналов в элементе И 5 на входе пр мого счета реверсивного счетчика 9 по вл ютс импульсы, сформированные ГТИ 11, за счет чего происходит увеличение управл ющего напр жени на выходе преобразовател 105 signals in the element 5 at the input of the direct counting of the reversible counter 9 appear pulses generated by the GTI 11, thereby increasing the control voltage at the output of the converter 10

0 код - напр жение, что приводит к увеличению частоты следовани импульсов, сформированной генератором 1.0 code - voltage, which leads to an increase in the pulse frequency, formed by generator 1.

Следующий импульс с выхода делител 2 частоты по вл етс раньше, чем в предыду5 щем случае, что приводит к уменьшению разности фаз сравниваемых частот, Этот процесс продолжаетс до тех пор, пока разность фаз сравниваемых частот не станет близкой к нулю.The next pulse from the output of divider 2 frequency appears earlier than in the previous case, which leads to a decrease in the phase difference of the compared frequencies. This process continues until the phase difference of the compared frequencies becomes close to zero.

0 Если Твых N tux, тогда импульс на выходе делител 2 частоты по вл етс раньше, чем в предыдущем случае, что обеспечивает по вление импульсной последовательности , сформированной ГТИ 11 на входе об5 ратного счета реверсивного счетчика 9, что приводит к уменьшению управл ющего напр жени на выходе преобразовател 10 код - напр жение, за счет чего уменьшаетс частота следовани импульсов, сформиро0 ванных генератором 1.0 If your N tux, then a pulse at the output of the splitter 2 frequency appears earlier than in the previous case, which ensures the appearance of a pulse sequence formed by the GTI 11 at the input of the counting counter of the reversible counter 9, which leads to a decrease in the control voltage at the output of the converter 10, the code is the voltage, thereby reducing the pulse frequency generated by the generator 1.

Следующий импульс с выхода делител 2 частоты по вл етс позже, чем в предыдущем случае, что приводит к уменьшению разности фаз сравниваемых частот. Указан5 ные циклы повтор ютс до тех пор, пока разность фаз сравниваемых частот не станет близкой к нулю. Таким образом, устанавливаетс синхронный режим работы.The next pulse from the output of divider 2 frequency appears later than in the previous case, which leads to a decrease in the phase difference of the compared frequencies. The indicated cycles are repeated until the phase difference of the compared frequencies becomes close to zero. Thus, a synchronous mode of operation is established.

Триггеры 12 и 13 осуществл ют контроль за синхронной работой кольца ФАПЧ.Triggers 12 and 13 monitor the synchronous operation of the PLL ring.

При синхронной работе, т.е. при поочередном поступлении импульсов на входе 8 и на выходе делител 2 частоты, оба триггера 12 и 13 наход тс в состо нии Г. Таким образом , через элемент И 15 на выходе устройства 16 по вл ютс импульсы, формируемые генератором 1.During synchronous operation, i.e. With the alternate arrival of pulses at the input 8 and at the output of the splitter 2 frequency, both the flip-flops 12 and 13 are in the state G. Thus, through the AND 15 element at the output of the device 16, the pulses produced by the generator 1 appear.

При нарушении синхронизма, например , на вход синхронизации D-триггера 13 поступают подр д два импульса с входа 8 устройства, тогда триггер 13 переключаетс под воздействием второго импульса в состо ние О, что обеспечивает переключение триггера 12 также в состо ние О за счет св зи между ними. При этом по вл етс сигнал, формируемый блоком 14, и пре- кращаетс поступление импульсов на выход 16 за счет элемента И 15. При поступлении с выхода делител 2 частоты на вход синхронизации триггера 12 подр д двух импульсов переключаетс в состо ние О триггер 12, что обеспечивает также срабатывание блока 14, и на выходе элемента И 15 импульсы отсутствуют.In the event of a breakdown of synchronization, for example, the synchronization input of the D-flip-flop 13 receives two more pulses from the input 8 of the device, then the flip-flop 13 switches under the influence of the second pulse to the O state, which ensures the switching of the trigger 12 also to the O state due to communication between them. At the same time, the signal generated by the block 14 appears and the pulses coming to the output 16 are stopped by the element 15. When the frequency divider 2 comes out of the output to the trigger synchronization input 12, the next two pulses switch to the state O trigger 12, which also ensures the operation of block 14, and at the output of the element 15 there are no pulses.

Сигнал устройства контрол синхронной работы умножител на выходе блока 14 при по влении неисправности в умножителе может быть использован дл обеспечени автоматического переключени на резервный умножитель, что в целом повышает надежность синтезатора частот,The signal of the synchronous operation control device multiplier at the output of block 14 in the event of a malfunction in the multiplier can be used to provide an automatic switch to the backup multiplier, which generally improves the reliability of the frequency synthesizer,

Claims

Claim 1. A pulse multiplying frequency multiplier comprising a pulse generator, the output of which is connected to the input of a frequency divider, the output of which is connected to the installation input of 1 RS flip-flop, the direct output of which is connected to the first input of the first And element, and the inverse output with the first input of the second element And, the second input of which is connected to the output of the inverter, the input of which is connected to the second input of the first element And and the output of the pulse shaper, the input of which is connected to the input of the installation of the RS flip-flop and the input bus device, a reversible counter, the counting input of which is connected to the output of the first element I, the input of the direct counting - with the output of the second element I, and the output - with the input of the converter code - voltage, the output of which is connected to the input of the pulse generator, that, in order to increase the reliability of operation, a clock pulse generator was introduced into it, the output of which is connected to the third inputs of the first and second elements I, the first D trigger, the synchronization input of which is connected to the output of the frequency divider, information input d - with the inverse output of the RS-flip-flop, and the output of the installation in O - with the inverse output of the second D-flip-flop, the synchronization input of which is connected to the input bus of the device, the information input - with the direct output of the RS-flip-flop, and the input of the installation in O - with common bus, the third element And, the first input of which is connected to the output of the pulse generator, the second input - with the direct output of the first D-flip-flop, and the output - with the output bus of the device.

2. The multiplier according to claim 1, about tl and h and y and so that, in order to signal the violation of the synchronous operation of the multiplier, an additional signaling unit is introduced, the input of which is connected to the inverse output of the first D-flip-flop.