SU1633398A1

SU1633398A1 - Устройство дл получени разностной частоты двух импульсных последовательностей

Info

Publication number: SU1633398A1
Application number: SU894705475A
Authority: SU
Inventors: Александр Иванович Овчаренко; Лина Викторовна Рябуха
Original assignee: Харьковский политехнический институт им.В.И.Ленина
Priority date: 1989-04-11
Filing date: 1989-04-11
Publication date: 1991-03-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в информационно-и меригепь- ньгх и управл ют системах с частотно-импульсной входной информацией. Цель изобретени - упрощение устройства . Устройство дл получени ра постной частоты двух импульсных последовательностей содержит генератор 1 тактовых импульсов, бчок 2 уиравпе ни , два элемента И 3 и 4, три элемента ИЛИ 5-7, управл емый делитель 8 частоты, реверсивный счетчик 9,триггер 10, вычитаюррт счетчик 11, сумматор 12, три группы Н-15 -элементов И, группу 16 элементов ИЛИ,группу 17 элементов HI и элемент 18 та- держки, соединенные между соОои Функционально . 1 ч.п. Ф-лы, 2 ил. (С (Л

Description

Изобретение относится к вычислительной технике и может быть использовано в информационно-измерительных и управляющих системах с частотно-импульсной входной информацией.

Целью изобретения является упрощение устройства.

На фиг.1 представлена функциональная схема устройства; на фиг.2 функциональная схема блока управления .

Устройство для получения разностной частоты двух импульсных последовательностей содержит генератор 1 тактовых импульсов, блок 2 управления, первый 3 и второй 4 элементы И, первый-третий элементы ИЛИ 5-7, управляемый делитель 8 частоты, реверсивный счетчик 9, триггер 10, вычитающий счетчик 11, сумматор 12, первую-третью группы 13-15 элементов И, группу 16 элементов ИЛИ, группу 17 элементов НЕ и элемент 18 задержки, соединенные между собой функционально .

Блок 2 управления содержит первый-четвертый триггеры 19-22 и первый-четвертый элементы И 23-26, соединенные между собой функционально.

Устройство работает следующим образом.

На первом этапе работы устройства с поступлением на первый информационный вход блока 2 управления периода входной частоты f₍ с. его первого выхода на вычитающий вход реверсивного счетчика 9 и установочный вход управляемого делителя 8 частоты поступает N, = импульсов выходной частоты генератора 1. В результате в реверсивном счетчике 9 и управляемом делителе 8 частоты формируются числа 2 - N₍ и 2^- N₍ соответственно, где к( и kg соответствующая разрядность реверсивного счетчика 9 и управляемого делителя 8 частоты.

Блок 2 управления работает на данном этапе следующим образом. Первый импульс частоты , поступая на первый вход элемента И 23, с помощью сиг нала с его выхода устанавливает триг гер 19 в единичное состояние, тем самым разрешая прохождение импульсов выходной частоты генератора 1 устройства через элемент И 25 блока 2 управ ления на его первый выход. С поступлением второго импульса частоты f< на первый информационный вход блока управления триггер 19 возвращается в исходное состояние, устанавливая перепадом выходного сигнала со своего инверсного выхода триггер 20 в нулевое состояние и запирая сигналом с его прямого выхода элемент И 23, предотвращая тем самым прохождение через него поеледуюгцзх импульсов частотой f^.

На втором этапе работы устройства с поступлением на второй информационный вход блока 2 управления периода входной частоты fg с его второго выхода на суммирующий вход реверсивного счетчика 9 и на вход вычитающего счетчика 11 поступает Ng“f₀Tg импульсов выходной частоты генератора 1 .

В результате содержимое вычитающего счетчика 11 становится равным 2 ⁵ - Ng, где К J - разрядность вычитающего счетчика 11, а содержимое реверсивного счетчика 9 равно -

- N,, если N| или- 2 - (N, -

- Ng), если N₍ > Ng.flo окончании периода с третьего выхода блока 2 управления на элементы ИЛИ 5 и 6 поступает управляющий сигнал, с помощью которого производится перезапись коэффициента деления в управляемом делителе 8 частоты и запись содержимого вычитающего счетчика 11 в сумматор 12.

Управляпрш сигнал, прошедший через элемент ИЛИ 7, поступает на вычитающий вход реверсивного счетчика 9 только в случае, если N< > Ng. (В противном случае импульс переполнения реверсивного счетчика 9 переключает триггер 10, закрыв тем самым элемент И 4).В результате содержимое реверсивного счетчика 9 становится 2^К< - (N, - Ng + 1).

Блок 2 управления работает на данном этапе следующим..образом. Первый импульс частоты fg, поступая на первый вход элемента И 24, с помощью сигнала с его выхода устанавливает триггер 21 в единичное состояние, тем самым разрешая прохождение импульсов выходной частоты генератора 1 устройства через элемент И 26 блока 2 управления на его второй выход. С поступлением второго импульса частоты fg на второй информационный вход блока 2 управления триггер 21 возвращается в исходное состояние, устанав6 либо ^N2 ^N< /N_Z - N, I 'o

Переходя к выходной частоте получаем

Этот пока не f f = f f^fρΣ2_Ζ_£ο^ΤJ ₌ вых о N_ZN, ⁰ V2^,f ₀ ^T<

Таким образом, предлагаемое устройство, не снижая точность результата вычислений, обладает более простой конструкцией.по сравнению с известными устройствами за счет отсутствия умножителя частоты и второго управляемого делителя частоты.

ливая перепадом выходного сигнала со своего инверсного выхода триггер 22 в нулевое состояние и запирая сигналом с его прямого выхода элемент И 24, предотвращая тем самым прохождение через него последующих импульсов частотой . На инверсном выходе триггера 22 одновременно формируется управляющий сигнал, который поступает на третий выход блока 2 управления .

С этого момента импульсы частотой f₀ с выхода генератора 1, прошедшие через элемент И 3, поступают на третьи входы второй 14 и третьей 15 групп элементов И. При этом каждым импульсом частоты через одну из указанных групп элементов И (в зависимости от состояния триггера 10) в сумматор 12 записывается содержимое реверсивного счетчика 9.

процесс повторяется до тех пор, при поступлении i-го импульса f₀будет выполнено условие (i(N^ -

- N₄)^ > N_z. В этот момент на выходе сумматора 12 формируется импульс переполнения, а в сумматоре 12 останется записанным число /i(h'_z - N ₍)/-

- N£. Импульс переполнения с вь!хода сумматора 12 поступает на тактовый вход управляемого делителя 8 частоты и через цепочку элемент ИЛИ 5 элемент 18 задержки - группа 13 элементов И осуществляет перезапись в сумматор 12 содержимого вычитающего счетчика 11. В результате содержимое сумматора 12 становится равным 2^1 + + / i(N_c - N,) I - 2N_Z.

С поступлением очередных импульсов частоты f_Q описанные процессы циклически повторяются.

Таким образом, временные интервалы, заключенные между двумя любыми соседними выходными импульсами сумматора 12, могут принимать значения либо где Т_о = 1/f₀ , а на вьгходе устройства __^Ν_ε^Ν_ι Ί. jn; J ' о

Claims

Формула изобретения

1. Устройство для получения разностной частоты двух импульсных последовательностей, содержащее генератор тактовых импульсов, блок управления, сумматор, первый и второй счетчики и управляемый делитель частоты, причем выход генератора тактовых импульсов соединен с синхровходом блока управления, первый и второй информационные входы которого являются информационными входами устройства, а первый выход блока управления соединен с входом сложения первого счетчика, отличающее е с я тем, что,с целью упрощения, первый счетчик выполнен реверсивным, второй счетчик выполнен вычитающим, а в устройство введены группа элементов НЕ, первая, вторая и третья группы элементов И, группа элементов ИЛИ, первый и второй элементы И, первый, второй и третий элементы ИЛИ, эле- . мент задержки и триггер, причем первый выход блока управления соединен со счетным входом вычитающего счетчика, разрядные выходы которого соединены соответственно с первыми входами элементов И первой группы, вторые входы которых соединены с выходом элемента задержки, вход которого соединен с выходом первого элемента ИЛИ, первый вход которого соединен с выходом переполнения сумматора и тактовым входом управляемого делите7 ля частоты, выход которого соединен с первым входом второго элемента ИЛИ и является выходом устройства, второй выход блока управления соединен с первым входом третьего элемента ИЛИ и установочным входом управляемого делителя частоты, управляющий вход которого соединен с выходом второго элемента ИЛИ, третий выход блока управления соединен с первым входом первого элемента И и вторыми входами первого, второго и третьего элементов ИЛИ, выходы элементов И первой группы соединены соответственно с входами первой группы сумматора и первыми входами элементов ИЛИ группы, выходы которых соединены соответственно с входами второй группы сумматора, выход третьего элемента ИЛИ соединен с первым входом второго элемента И, выход которого соединен с входом вычитания реверсивного счетчика, выход переполнения которого соединен с установочным входом триггера, прямой выход которого соединен с вторым входом второго элемента И и первьвчи входами элементов И второй группы, вторые входы которых соединены соответственно с выходами элементов НЕ группы, входы которых соединены соответственно с разрядными инверсными выходами реверсивного счетчика, инверсный выход триггера соединен с первыми входами элементов И третьей группы, вторые входы которых соединены соответственно с разрядными прямыми выходами реверсивного счетчика, выход генератора тактовых импульсов соединен с вторым входом первого элемента И, выход которого соединен с третьими входами элементов И второй и третьей Групп выходы элементов И второй группы соединены соответственно с вторыми входами элементов ИЛИ группы, а вывыходы элементов И третьей группы соединены соответственно с третьими входами элементов ИЛИ группы.
2. Устройство по п.1, отличаю щ е е с я тем, что блок управления содержит первый, второй, третий и четвертый триггеры и первый, вто' рой, третий и четвертый элементы И, причем первый вход первого элемента И соединен с первым информационным входом блока управления, второй информационный вход которого соединен с первым входом второго элемента И, выход первого элемента И соединен с установочным входом первого триг. гера, прямой выход которого соединен с первым входом третьего элемента И, • ' второй вход которого соединен с синхровходом блока управления, инверсный выход первого триггера соединен с установочным входом второго триггера, прямой выход которого соединен с вторым входом первого элемента И, инверсный выход второго триггера соединен с вторым входом второго элемента II, выход которого соединен с установочным входом третьего триггера, прямой выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с синхровходом блока управления, инверсный выход третьего триггера соединен с установочным входом четвертого триггера, прямой выход которого соединен с третьим входом второго элемента И, выход четвертого элемента И является первым выходом блока управления, выход третьего элемента И является вторым выходом блока управления, а инверсный выход четвертого триггера является третьим выходом блока управления .