SU1621083A1 - Address decoder - Google Patents

Address decoder Download PDF

Info

Publication number
SU1621083A1
SU1621083A1 SU884491128A SU4491128A SU1621083A1 SU 1621083 A1 SU1621083 A1 SU 1621083A1 SU 884491128 A SU884491128 A SU 884491128A SU 4491128 A SU4491128 A SU 4491128A SU 1621083 A1 SU1621083 A1 SU 1621083A1
Authority
SU
USSR - Soviet Union
Prior art keywords
decoder
diodes
group
transistor
cathodes
Prior art date
Application number
SU884491128A
Other languages
Russian (ru)
Inventor
Петр Андреевич Землянухин
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU884491128A priority Critical patent/SU1621083A1/en
Application granted granted Critical
Publication of SU1621083A1 publication Critical patent/SU1621083A1/en

Links

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

Изобретение относитс  к вычислительной технике, а именно к быстродействующим логическим схемам, может быть использовано в полупроводниковых запоминакнтих устройствах, в устройствах вычислительной техники и автоматики . Целью изобретени   вл етс  снижение потребл емой мощности дешифратора . Цель достигаетс  тем, что дешифратор содержит диоды 4 второй группы и диоды 5 смещени  с соответствующими св з ми. При смене адреса входной ток дешифратора через диоды 4, 5 перезар жает паразитную емкость выхода 8 дешифратора. В результате отпадает необходимость в специальных источниках тока. 1 ил.The invention relates to computing, namely to high-speed logic circuits, can be used in memory semiconductor devices, in computing devices and automation devices. The aim of the invention is to reduce the power consumption of the decoder. The goal is achieved by the fact that the decoder contains diodes 4 of the second group and diodes 5 of displacement with corresponding connections. When the address is changed, the input current of the decoder through diodes 4, 5 recharges the parasitic capacitance of output 8 of the decoder. As a result, there is no need for special current sources. 1 il.

Description

ii

(Л(L

СWITH

Изобретение относитс  к вычислительной технике, а именно к быстродействующим логическим системам, -и может Сыть использовано в полупроводниковых запоминающих устройствах, в устройствах вычислительной техники и автоматики.The invention relates to computing, namely to high-speed logic systems, and may be used in semiconductor memory devices, in devices of computing equipment and automation.

Целью изобретени   вл етс  снижение потребл емой мощности дешифратора .The aim of the invention is to reduce the power consumption of the decoder.

На чертеже представлена принципиальна  схема дешифратора.The drawing shows a schematic diagram of the decoder.

Дешифратор содержит элементы И, каждый из которых состоит из резистора -1, транзистора 2, диодов 3 первой группы, диодов 4 второй группы, диода 5 смещени , пр мые входы 6, инверсные входы 7, выходы 8,, шину 9 питани  .The decoder contains elements And, each of which consists of resistor -1, transistor 2, diodes 3 of the first group, diodes 4 of the second group, diode 5 of the bias, direct inputs 6, inverse inputs 7, outputs 8, power supply bus 9.

Дешифратор работает следующим образом .The decoder works as follows.

При поступлении кода адреса на пр мые и инверсные входы 6 и 7 в силу подключени  к этим входам 6 и 7 катодов диодов 3 первой группы на катодах диодов 5 всех элементов И, кроме одного, произойдет снижение потен- (циала, так как на катоде хот  бы одного из диодов 3 будет низкий потенциал . На катодах всех диодов 3 одного из элементов И будет высокий потенциал . В результате в этом элементе И резистором 1 потенциал базы транзистора 2 будет повышен. Так как катоды диодов 4 второй группы соединены с катодами соответствующих диодов 3 первой группы, то повыситс  потенциал эмиттера транзистора 2 этого элемента И, т.е. на данном выходе 8 дешифратора по витс  высокий потенциал , что означает выборку по данному выходу 8.When the address code enters the direct and inverse inputs 6 and 7, due to the connection to these inputs 6 and 7 of the cathodes of the diodes 3 of the first group on the cathodes of the diodes 5 of all AND elements, except one, the potential will decrease ( one of the diodes 3 will have a low potential. On the cathodes of all the diodes 3 one of the elements And there will be a high potential. As a result, the base potential of transistor 2 will be increased in this element And since the cathodes of the diodes 4 of the second group are connected to the cathodes of the corresponding diodes 3 first group then by The potential of the emitter of the transistor 2 of this element I is high, i.e. at this output 8 of the decoder, the potential is high, which means sampling at this output 8.

00

5five

00

5five

00

5five

00

При смене кода адреса на входах дешифратора на катодах хот  бы одной пары диодов 3 и 4 элемента И, который был выбран, произойдет снижение потенциала; При этом из-за наличи  диода 5 смещени  на эмиттере и базе транзистора 2 потенциал снизитс  одновременно . Данный элемент И перейдет в невыбранное состо ние.When changing the address code at the inputs of the decoder on the cathodes of at least one pair of diodes 3 and 4 of the AND element that was selected, the potential will decrease; In this case, due to the presence of a diode 5 bias on the emitter and the base of the transistor 2, the potential decreases simultaneously. This element will go to the unselected state.

Claims (1)

Формула изобретени Invention Formula Дешифратор адреса, содержащий элементы И, каждый из которых состоит из транзистора, первой группы диодов, резистора, первый вывод которого соединен с базой транзистора, а второй вывод подключен к шине питани  дешифратора и соединен с коллектором транзистора , эмиттер которого  вл етс  соответствующим выходом дешифратора, аноды диодов первой группы объединены , катоды 1-х диодов первых групп элементов И с Ј(2j-2) 2 1 +1 J-ro по L(2j-1) J -и объединены и  вл ютс  i-м пр мым входом дешифратора, где 1 :j :2n 1, .n, n - разр дность входа дешифратора, катоды 1-х диодов первых групп элементов И с Ј(2j-1) x2 - +f -ro по (2j.2M)-u объединены и  вл ютс  i-м инверсным входом дешифратора , отличающийс  тем, что, с целью снижени  потребл емой мощности дешифратора адреса, он в каждом элементе И содержит диод смещени , вторую группу диодов, аноды которых соединены с эмиттером транзистора , а катоды соединены с катодами соответствующих диодов первой группы, аноды которых соединены с катодом диода смещени , анод которого соединен с базой транзистора.An address decoder containing AND elements, each of which consists of a transistor, a first group of diodes, a resistor, the first output of which is connected to the base of the transistor, and the second output is connected to the decoder power bus and connected to the collector of the transistor, the emitter of which is the corresponding output of the decoder, the anodes of the diodes of the first group are combined, the cathodes of the 1st diodes of the first groups of elements AND with Ј (2j-2) 2 1 +1 J-ro through L (2j-1) J are combined and are the ith direct decoder input where 1: j: 2n 1, .n, n is the width of the input of the decoder, the cathodes of the 1st diode The first groups of elements And with Ј (2j-1) x2 - + f -ro of (2j.2M) -u are combined and are the i-th inverse input of the decoder, characterized in that, in order to reduce the power consumption of the address decoder it contains in each element And a bias diode, the second group of diodes, the anodes of which are connected to the emitter of the transistor, and the cathodes are connected to the cathodes of the corresponding diodes of the first group, the anodes of which are connected to the cathode of the bias diode, the anode of which is connected to the base of the transistor.
SU884491128A 1988-10-05 1988-10-05 Address decoder SU1621083A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884491128A SU1621083A1 (en) 1988-10-05 1988-10-05 Address decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884491128A SU1621083A1 (en) 1988-10-05 1988-10-05 Address decoder

Publications (1)

Publication Number Publication Date
SU1621083A1 true SU1621083A1 (en) 1991-01-15

Family

ID=21402922

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884491128A SU1621083A1 (en) 1988-10-05 1988-10-05 Address decoder

Country Status (1)

Country Link
SU (1) SU1621083A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Микроэлектроника, т.9, вып.З, 1980, с. 222, рис,1. I Алексенко А.Г. Основы микросхемотехники. - М.: Советское радио, 1975, с. 103, рис.4.1.1. *

Similar Documents

Publication Publication Date Title
US4045691A (en) Level shift circuit
US4849935A (en) Semiconductor memory including transparent latch circuits
KR850006234A (en) Semiconductor integrated circuit
SU1621083A1 (en) Address decoder
US4897820A (en) Bi-CMOS type of semiconductor memory device
KR840003892A (en) Semiconductor Memory with Dynamic Discharge Circuit
EP0203422A2 (en) Improved three state select circuit for use in a data processing system
US4791382A (en) Driver circuit
EP0178914B1 (en) A semiconductor memory device
US6097043A (en) Semiconductor integrated circuit and supply method for supplying multiple supply voltages in a semiconductor integrated circuit
SU1672526A1 (en) Address decoder
KR960005393B1 (en) Cache memory system
SU1679549A1 (en) Address decoder
SU790315A1 (en) Optronic change-over switch
SU1173530A1 (en) Integrator
US4728824A (en) Control circuit of a plurality of STL type logic cells in parallel
RU1824674C (en) Gray-code counter
SU1027802A1 (en) D-flip flop
CN113687332A (en) Analog front-end circuit based on capacitor array voltage synthesis technology in laser radar
CN115376263A (en) Smoke sensor based on high-precision comparator and smoke detection equipment
SU1388955A1 (en) Device for fetching and storing information
SU1246393A1 (en) Optronic device for registering telegraph signals
SU993477A1 (en) Buffer logic ttl-device
SU1256097A1 (en) Storage
SU388257A1 (en)