SU1621023A1

SU1621023A1 - Устройство дл делени

Info

Publication number: SU1621023A1
Application number: SU884607850A
Authority: SU
Inventors: Петр Кондратьевич Аполонов; Геннадий Кириллович Жиров; Геннадий Иванович Малявин
Priority date: 1988-09-15
Filing date: 1988-09-15
Publication date: 1991-01-15

Description

1

(21)4607850/24

(22)15009,88

(46) 15,01.91, Bran, № 2

(71)Казахский филиал Всесоюзного научно-исследовательского института разведочной геофизики Научно-производственного объединени Рудгеофизи- ка

(72)П„Ко Аполонов, ГоК„ Жиров и Г.Ио Ма лвин

(53)681.325(088.8)

(56)Авторское свидетельство СССР № 615477, кл. G 06 F 7/52, 1977.

Оранский ЛоМ. Аппаратурные методы в ЦВТ„ Минск: БГУ, 1977, с. 62, 63, рис„ 3.4.

(54)УСТРОЙСТВО ДНЯ ДЕЛЕНИЯ

(57)Изобретение относитс к вычислительной технике к может быть использовано при построении устройств делени двоичных чисел число-импульсным методом. Цель изобретени - повышение быстродействи устройства при требовании относительной точности делени , обратно пропорциональной числу делител . Устройство дл делени содержит генератор 1 тактовых импульсов, элемент И 2, триггер 3, счетчик 4 результата, делитель 5 частоты, двоичный умножитель 6, управл емый делитель 7 частоты, счетчик 8 делимого , сдвиговый регистр 9 делител , блок 10 управлени , вход 11 делимого устройства, вход 12 делител устройства , вход 13 управлени и установочный вход 14 устройства, соединенные между собой функционально. 1 з0п0 ф-лы, 2 ил о

о

31

Изобретение относитс к вычислительной технике и может быть использовано при построении устройств делени двоичных чисел число-импульсным методом. „

Цепь изобретени - повышение быстродействи устройства при требовании относительной точности делени „ обратно пропорциональной числу делител ,

На фиг„ 1 представлена функциональна схема устройства дл делени ; на фиг„ 2 - то же, блока управлени

Устройство дл делени содержит генератор 1 тактовых импульсов, элемент И 29 триггер 3, счетчик 4 результата , делитель 5 частоты, двоичный умножитель 6, управл емый делитель 7 частоты, счетчик 8 делимого, сдвиговый регистр 9 делител , блок 1 управлени ; вход 11 делимого устройства , вход 12 делител устройства вход 13 управлени и установочный вход 14, соединенные между собой функционально„

Блок управлени (фиг„ 2) содержит триггер 15, элемент И 16 и регистр 170

Устройство работает следующим образом .

На вход 11 счетчика 8 делимого поступает код числа делимого в дополнительном коде, а на вход 12 парал- лельного приема информации сдвиговог регистра 9 делител - код числа делител в пр мом коде. На установочньй вход 14 операндов делени подаетс импульс, при этом коды чисел делимог и делител занос тс в счетчик 8 делимого и сдвиговый регистр Ч делител соответственно, а блок 10 управлени устанавливаетс в исходное состо ние (в нулевое состо ние устанавливаетс сдвиговый регистр 17 блока 10 управлени )„ Дл выполнени делени чисел на вход 13 управлени подаетс импульс„ Блок 10 управлени пропускает импульсы тактовой частоты с генератора 1 на вход синхронизации последовательного сдвига сдвигового регистра 9 делител ,, Код числа делител в сдвиговом регистре 9 сдвигаетс в сторону старших разр дов, и при совпадении старшего разр да числа делител ср старшим разр дом сдвигового регистра 9 сигнал логической последнего поступает на

блок 10 управлени и триггер 3„ При этом блок 10 управлени блокирует дальнейшее прохождение импульсов тактовой частоты с генератора 1 на сдвиговый регистр 9, а триггер 3 переключаетс и разрешает прохождение импульсов тактовой частоты f0 с генератора 1 через элемент И 2 на входы счетчика 4 результата и делител 5 частоты. С выхода делител 5 частоты импульсы с частотами, равными

5

0

5

5 0

0

45

50

..

v

4

1

(О

- f . f 3 f

Я, Го ГП

1

§ Г0 и

поступают на динамические входы двоичного умножител 6, на управл ющие входы которого со сдвигового регистра 9 поступает код числа делител „ В результате на выходе двоичного умножител 6 частота повторени импульсов будет равна

, Г

где В - цифровой код числа делител ; m - количество сдвигов числа В в сдвиговом регистре 9 (до совпадени старшего разр да числа делител со старшим разр дом сдвигового регистра 9); К - количество разр дов двоичного

умножител 6„

Поэтому при любом значении числа делител , не равном нулю, в пределах

. (2) С выхода двоичного умножител 6 имV

f,. находитс

о

пульсы частотой повторени fu, поступают на счетный вход управл емого делител 7 частоты, на управл ющий вход которого поступает код с блока 10 управлени , при этом коэффициент делени N управл емого делител 7 частоты зависит от количества сдвигов числа В в сдвиговом регистре 9 делител следующим образом:

,ГЧ-1

N

(3)

С выхода управл емого делител 7 частоты импульсы с частотой повторени

v 1-Ґ« - «

поступают на счетный вход счетчика 8 делимого, и когда количество этих импульсов будет равно числу делимого

А, счетчик 8 переполнитс Поэтому через врем Т на выходе счетчика 8 по витс импульс переполнени

А А -9К т -- ----(с,

fTt i-F

te B to

Импульс переполнени со счетчика 8 делимого поступает на триггер 3, который переключаетс и блокирует прохождение тактовых импульсов с генератора 1 через элемент И 2 на делитель 5 частоты и счетчик 4 результата . За врем делени , равное Т, в счетчик 4 результата поступает количество импульсов

- f . Т - Г° L В

(6)

Таким образом, в счетчике 4 фиксируетс результат делени числа А на число В.

При введении дополнительного управл емого делител частоты получаетс обратно пропорциональна числу делител относительна точность делени устройства, что приводит к по- вышению быстродействи при максимальном значении числа целител за счет снижени избыточной точности делени . А при максимальном значении числа делител быстродействие повышает- с за счет предварительных сдвигов в сторону старших разр дов числа делител , что повышает выходную частот двоичного умножител .

Claims

1. Устройство дл делени , содержащее счетчик делимого, установочные входы которого вл ютс входом делимого устройства, а выход соединен с входом установки в О триггера, выхо которого соединен с первым входом элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, а выход элемента И соединен со счетным входом счетчика результата и тактовым входом делител частоты, разр дные выходы которого соединены соответственно с входами первой группы двоичного умножител ,

0

5

0

5 о

0

5

0

входы второй группы которого соединены соответственно с разр дными выходами буферного регистра, информационный вход которого вл етс входом | делител устройства, отличающеес тем, что, с целью повышени быстродействи устройства при требовании относительной точности делени , обратно пропорциональной числу делител , в него введены блок управлени и управл емый делитель частоты, а буферный регистр выполнен в виде сдвигового, причем управл ющий вход управл емого делител частоты соединен с первым выходом блока управлени , второй выход которого соединен с синхровходом сдвигового регистра, выход старшего разр да которого соег динен с входом запуска блока управлени и входом установки в 1 триггера , выход двоичного умножител соединен с тактовым входом управл емого делител частоты, выход которого соединен со счетным входом счетчика делимого, выход генератора тактовых импульсов соединен с синхровходом блока управлени , вход признака останова которого соединен с входом управлени устройства, установочный вход которого соединен с входами разрешени записи счетчика делимого и сдвигового регистра и входом установки в О блока управлени .

2. Устройство по По 1, о т л и- чающеес тем, что блок управлени содержит триггер, входы установки и О которого вл ютс соответственно входами запуска и признака останова блока управлени , пр мой выход триггера соединен с первым входом элемента И, второй вход которого вл етс синхровходом блока управлени , а выход элемента И соеди

тактовым входом сдвигового ре- в О которо- 0

нен с

гистра, вход установки го вл етс входом установки в блока управлени , первый выход которого соединен с выходом сдвигового регистра, а второй выход блока управлени соединен с выходом элемента И.

Фиг. 2