SU1596342A1 - Матричный коммутатор - Google Patents

Abstract

Изобретение относитс  к информационно-измерительной и вычислительной технике и может быть использовано, например, в машинах централизованного контрол  и регулировани , в системах автоматизации научного эксперимента, в системах сбора и обработки данных. Цель изобретени  - повышение надежности и производительности устройства за счет обеспечени  возможности многократного одномоментного включени -выключени  проконтролированного матричного пол  без потерь времени на контроль при повторных включени х, без автономного контрол  правильности замыкани -размыкани  каналов. Поставленна  цель достигаетс  тем, что в матричный коммутатор дополнительно введены источник посто нного напр жени , по числу строк M ограничительных резисторов, M двухпозиционных переключателей, по числу K столбцов две группы дополнительных ключей, регистр номера программы, два триггера, блок запрета, формирователь, группа M управл емых формирователей, второй блок сравнени , три одновибратора, группа K элементов И, две группы K элементов ИЛИ, три элемента ИЛИ, последовательно соединенные генератор, делители, переключающее устройство, счетчик. Предлагаемое устройство обеспечивает возможность многократного одновременного включени -выключени  проконтролированного матричного пол  без потери времени на контроль при повторных включени х, безавтономного контрол  правильности замыкани -размыкани  каналов. 2 ил.

Description

Коммутатор содержит коммутаторные платы IT 1-1-К, группы каналов 2-1 2-м , запоминающие устройства 3-1-3-К дешифратор 4, первый блок 5 сравнени , первый 6 и второй 7 регистры, блок 8 индикации, триггер 9 разрешени  работы, источник 10 посто нног напр жени , ограничительные резисторы 11-1-11-К, двухпозиционные переключатели 12-1-12-М, дополнительные ключи 13-1-13-К первой группы, дополнительные ключи 14-1-14-К второй группы , регистр 15 номера программы, первый 16 и второй 17 триггеры,блок 18 запрета, формирователь 19 импульса готовности, группу управл емых формирователей 20-1-20-К сигналов эталона, второй блок 21 сравнени ,тр одновибратора 22-24, группу элементов И 25-1-25-К, первую группу элементов ИЛИ 26-1-26-К, вторую группу элементов ИЛИ 27-1-27-К, три элемента ИЛИ 28-30, генератор 31 импульсов делители 32 частоты, переключающее устройство. 33, счетчик 34, вход 35 Пуск, информационньй вход 36, вход 37 Запись, вход 38 Конец внешнего контрол , выход 39 Готовность, вход 40 Сброс, вход 41 Контроль, вход 42 Конец работы по дрограмме, вход 43 Внешний контроль, вход 44 адреса и вход 45 установки.

Блок 18 запрета (фиг.2) содержит инвертор 46, а также первый 47 и второй 48 элементы И.

Коммутатор работает следующим обр а 3 ом.

Перед началом работы из системы или с помощью внешнего устройства производитс  заполнение запоминающих устройств 3-1-3-К через информационный вход 36 и вход 44 адреса. При этом через информационный вход 36 на информационные входы запоминающих устроств 3-1-3-К поступает информаци о необходимых коммутаци х, т.е. о распределении замкнутых и разомкнуты каналов 2-1-2-М в столбце матричного коммутатора. Через вход 44 адреса поступают адрес  чеек пам ти запо-- . минаюш 1х устройств, проход щий на их адресные входы через регистр 15, и номер столбца матричного коммутатора , который через счетчик 34 поступает на входы дешифратора 4, с соответствующего выхода которого через соответствующий элемент ИЛИ 26 проходит на вход выбранного запоминающего устройства 3,-Подачей сигнала через вход 37 записи на входы запоминающих устройств информаци  с входа 36 записываетс  в  чейки пам ти запоминающего устройства 3, соответствующего выбранному столбцу. Аналогично производитс  запись информации во вс К столбцов. Таким образом заноситс  информаци  о всем матричном поле. В зависимости от объема пам ти запоминающих устройств перебором адреса на выходах регистра 15 записываетс  N программ распределени  замкнутых и разомкнутых каналов матричных полей . В процессе записи информации замыкани  каналов 2 не происходит. Сигнал Пуск с входа 35 лереводит триггер 9 разрешени  работы в состо ние, при котором сигнал с его выхода через элементы ИЛИ 26 одновременно выбирает все К столбцов, обеспечива  считьшание информации из всех  чеек пам ти запоминаюш;их устройств 3 по адресу, поданному через вход 44 и регистр 15 номера программы . Таким образом,происходит одномоментное замыкание каналов 2 всего матричного пол  по одной из N программ распределени  замкнутых и разомкнутых каналов. При необходимости проведени  контрол  правильности замыкани  каналов 2 на вход 41 подаетс  сигнал Контроль, который при совпадении с сигналом Пуск по вл етс  на выходе элемента И 47 и, соответственно, на первом выходе блока 18 запрета, перевод  триггер 16 в состо ние, разрещающее работу переклчающего устройства 33 и элементов И 25-1-25-К. Переключающее устройство 33 подключает соответствуюшд выход делителей 32 частоты, которые дел т импульсы генератора 31 импульсов в заданное число раз, к счетному входу счетчика 34, формирующего код номера контролируемого столбца матричного пол . Сигнал с соответствующего выхода деимфратора 4 поступает на управл юш 1е входы соответствующего управл емого формировател  20 сигналов эталона, с выхода которого записанна  информаци  о коммутируемьрс каналах 2-1-2-К выбранного столбца поступает на входы блока 5 сравнени  и третьи входы блока 8 индикации и индицируетс  на его выходах. Одновременно импульс с соответствующего выхода дешифратора 4 через соответствующие элемент И 25 и элемент ИЛИ 27 поступает на управл ющий вход соответствующего дополнительного ключа 13 первой группы, обеспечива  его замыкание.

Таким образом, ток от источника 10 посто нного напр жени  через ограничительные резисторы 11-1-11-М, нормально замкнутые первые неподвиж ные контакты двухпозиционных переключателей 12-1-12-М, протекает через замкнутые каналы 2-1-2-М контролируемого столбца и соответствующий ключ 13. На входах каналов 2-1-2-М и регистра 6 формируетс  код, соответствующий реально замкнувшимс  каналам в выбранном столбце, поступающий через регистр 7 на первый вход блока 8 индикации и на первый вход первого блока 5 сравнени . На выходах блока 8 индикации индицируетс  информаци  о реально замкнувшихс  каналах соответствующего столбца, код которого с выхода счетчика 34 поступает в блок 8 индикации, на .выходе которого индицируетс  номер контролируемого столбца. Таким образом , оператор сразу может вы вить соответствие срабатывани  каналов заданию. Одновременно в первом блоке 5 сравнени  происходит сравнение кодов заданной и исполненной информации коммутировани  каналов. Если коды совпадают, то происходит последовательный контроль всех К столбцов аналогично описанному, лока не будет проконтролирован последний столбец, код которого установлен через вход 45 установки на входах второгоблока 21 сравнени . При совпадении кодов со счетчика 34 и с входа 45 сигнал с выхода второго блока 21 сравнени  через одновибратор 24 и второй элемент ИЛИ 29 поступает на первый установочный вход триггера 16, привод  его в состо ние, запрещающее контроль , т.е. снимаетс  сигнал, разрешающий работу переключающего устройства 33 и элементов И 25, не выхода элементов 1ШИ 27. не поступают сигналы на управл ющие вхрды дополнительн ключей 13 первой группы. Таким образом , все ключи 13 размыкаютс . Одновременно сигнал с выхода блока 21 сравнени  через одновибратор 24 приводит в исходное состо ние делители 32 частоты и счетчик 34 и через элемент ИЛИ30 поступает на установоч-,

ный вход второго триггера 17, сиг-нал с выхода которого поступает на управл ющие входы ключей 14-1-14-К и двухпозиционных переключателей 12-1-12-М, обеспечива  их замыкание и, таким образом, соединение выходов М строк и К столбцов замкнутого и проконтролированного матричного пол  с входами матричного коммутатора . Одновременно сигнал с выхода второго триггера 17 поступает на вход формировател  19 импульса готовности , сигнал с выхода которого, задержанный относительно момента замыкани  контактов переключателей 12 и ключей 14 на врем  переходных процессов , поступает на выход 39 Готовность , разреша  работу с матричным коммутатором. При несовпадении кодов на выходах неравенства первого блока 5 сравнени  по вл етс  сигнал, который через соответствующий одновибратор 22 или 23, элемент ИЛИ 28 и элемент ИЛИ 29 поступает на вход тригера 16, перевод  его в состо ние, запрещающее контроль до окончани  полного цикла контрол . Таким образом , на блоке 8 индикации высвечиваетс  номер столбца, в котором произошло неверное замыкание контактов, В коммутаторе возможен режим внешнего контрол , при котором на вход 43 подаетс  сигнал, запрещающий работу делителей 32 частоты, т.е. счетчик 34 работает по установочному входу, на который информаци  о контролируемом столбце поступает с входа 44.

Контроль происходит аналогично.

При необходимости прерывани  работы с матричным полем подаетс  сигнал Сброс на вход 40, который устанавливает триггер 17 в состо ние , при котором снимаютс  разрешающие сигналы с управл ющих входов переключателей 12 и ключей 14, которые размыкаютс , отключа  матричное поле от входов матричного коммутатора .

Claims (2)

1. Так как каналы 2 матричногопол  остаютс  замкнутыми в соответствии с выбранной программой замкнутых и разомкнутых каналов, контроль при повторных включени х матричного коммутатора осуществл ть нет необходимости , поэтому на входе 41 сигнал Контроль отсутствует. При этом на выходе инвертора 46 по вл етс  сигнал, разрешающий прохождение сигнала Пуск с входа 35 На выход элемента И 48 и,соответственно, на второй выход блока 18 запрета. .Этот сигнал через элемент ИЛИ 30 пост.упает на триггер 17,,сигнал с выхода которого обеспечивает замыкание переключателей 12 и ключей 14,- т.е. подключение матричного пол  к входам матричного коммутатора. Одновременно по вл етс  сигнал- Готовность через формирователь 19 импульса готовности на выходе 39. Таким образом,подачей сигналов Пуск и Сброс обеспечива етс  многократное включение-выклю-;чение проконтролированного матричного пол  без потери времени на контроль при повторных включени х. При необходимости смены программь распре делени  замкнутых и разомкнутых каналов подаетс  сигнал Конец работы по программе на вход 42, который переводит триггер 9 разрешени  работы в состо ние, при котором сигнал с его выхода через элементы ИЛИ 26 снимает считывающий сигнал с входов запоминающих устройств 3, при этом :сигналы с их выходов принимают значени , при которых все каналы 2 размыкаютс . , Через регистр 15 номера программы с входа 44 адреса подаетс  адрес  чеек пам ти устройств 3, в которых записана друга  информаци  о распределении замкнутых и разомкнутых каналов 2 матричного пол . Одномоментное замыкание каналов 2 всего нового матричного пол  осуществл етс  подачей сигнала Пуск на , вход 35 и сигнала Контроль на вхо 41 при необходимости проведени  контрол  правильности замыкани  каналов
2. 2. . Осуществление контрол  и работа с проконтролированным матричным lioлем осуществл етс  аналогично описанному . . . При необходимости проведени  контрол  на размыкание контактов (так как одной из часто встречающихс  неисправностей  вл етс  неразмыкание каналов типа залипани  при ьшолнении каналов на основе магвдтруправл емьпс контактов) перед подачей сигнала Пуск подаетс  сигнал Сброс на вход 40, который через элементы ИЛИ 27 поступает на управл ющие входы всех ключей 13, обеспечи ва  иг. замыкание. Если какие-то каналы 2-1-2-М не разомкнулись, то через них течет ток от источника 10 посто нного напр жени  через ограничительные резисторы 11, нормально замкнутые неподвижные контакты двухпозиционных переключателей 12-1-12-М и ключи.13. На входах каналов 2-1 2-м и регистра 6. формируетс  код, который через регистр 7 поступает на вторые входы блока 8 индикации на выходах которого индицируетс  информаци  о том, что произошло неразмыкание контактов. Дл  определени  конкретных номеров неразомкнувшихс  контактов необходимо через регистр 15 номера- программы с входа 44 адреса подать адрес  чеек пам ти запоминающих устройств 3, в которых записана информаци ,обеспечивающа  разомкнутое состо ние всех каналов 2 матричного пол  (дл  этого можно вьщелить посто нные, например нулевые или последние ,  чейки пам ти, где хранитс  эта контрольна  программа). Дальнейший контроль и поиск неисправности осуществл етс  аналогично описанному . . Таким образом, предлагаемый матричньй коммутатор обеспечивает возможность многократного одномоментного включени -выключени  проконтролированного матричного пол  без потери времени на контроль при повторных включени х, возможность автономного и внешнего контрол  правильности замыкани  каналов, контроль размыкани  каналов, что исключает возможность неправильного задани  схемы испытаний и проведени  по ней эксперимента и позвол ет защитить оборудование , подключаемое к входам-выходам матричного коммутатора, от непредусмотренных воздействий и перегрузок . Формула изобретени  Матричный коммутатор, содержащий коммутационное поле из К коммутаторных плат, переключающих М каналов каж-г да , матрицу запоминающих устройств, дешифратор, первый блок сравнени , первый регистр, второй регистр, блок индикации, триггер разрешени  рабо- ты, причем i-e входы каналов каждой коммутаторной платы (i 1,....,М). объединены, образу  М строк, выходы М каналов каждой -коммутаторной платы объединены,образу  К столбцов. 91 i-й информационный вход коммутатора соединен с информационным входом 1-й строки матрицы запоминающих устройств , j-и выход которой подключен к управл ющему входу соответствующих каналов j-й коммутаторной платы (J 1,...,К), выход первого регистра подключен к первому входу пер .вого блока сравнени  и к информационному входу второго регистра, выход которого соединен с первым входом блока индикации, первый установочный вход триггера разрешени  работы соединен с входом Пуск коммутатора отличающийс  тем, что, с целью повьппени  надежности и производительности коммутатора за счет обеспечени  возможности многократного одномоментного вкпючени -выкл.ючени  проконтролированного матричного пол  без потерь времени на контроль при повторных включени х за счет автономного контрол  правильности замы кани -размыкани  каналов, в него вве дены источник посто нного напр жени  М ограничительных резисторов, М двух позиционных переключателей,перва  и втора  группы К дополнительных ключей , регистр номера программы, первый и -второй триггеры, блокзапрета, формирователь импульса готовности, группа К управл емых формирователей сигналов эталона, второй блок сравнени , первый, второй и третий одновибраторы ,- группа К эл-ементов И, пер ва  и втора  группы К элементов ИЛИ, первый, второй и третий элементы ИЛИ генератор импульсов, делители-частоты , переключающее устройство, счетчик , при этом потенциальный выходис точника посто нного напр жени  чере i-й ограничительный резистор подключен к первому неподвижному контакту i-ro двухпозиционного переключател , второй неподвижный контакт которого соединен с выводом i-й строки, а подвижный контакт подключен к 1-му объ единенному входу каналов всех коммутационных плат и к i-му входу перво го регистра, j-й объединенный выход М каналов К коммутаторных плат соеди ней с входами дополнительных ключей первой и второй групп, выходы дополнительных ключей первой группы подключены к общему выходу источника :посто нного напр жени , выход j-ro дополнительного ключа второй группы  вл етс  выходом j-ro столбца комму2 таторных плат, адресный вход коммутатора соединен с установочными входами счетчика и регистра номера программы , выход которого подключен к адресным входам матрицы запоминающих устройств, вход записи которой  вл етс  входом записи коммутатора, j-й выход матрицы запоминающих устройств подключен к информационному входу j-ro управл емого формировател  с.иг налов эталона,выход счетчика соединен с. вторым входом блока индикаций, с первым входом второго блока сравнеад  и с информационным входом дешифратора , j-й выход которого соединен с вторьм входом j-ro элемента ИЛИ первой группы, с управл ющим входом j-ro. управл емого формировател  сигналов эталона и с первым входом j-ro элемента И группы, вход Конец работы по программе коммутатора  вл етс  вторым установочным входом триггера разрешени  работы, выход которого подключен к первым входам элементов ИЛИ первой группы, выход j-ro элемента ИШ1 которой  вл етс  J-M входом считывани  матрицы запоминающих устройств, выходы управл емых формирователей сигналов эталона соедин ны с третьим входом блока индика-. ции и вторым входом первого блока сравнени , выходы неравенства которого через первый и второй одновибраторы подключены соответственно к первому и второму входам первого эле-мента ИЛИ, выход которого соединен с первым входом второго элемента ШШ, вход установки коммутатора  вл етс  вторым входом второго блока сравнени ,- выход которого соединен с входом третьего одновибратора, вьгход которого подключен к второму входу второго , элемента ИЛИ, к третьему входу третьего элемента ИЛИ, к входам сброса счетчика и делителей частоты, управл ющие входы которых подключены к входу внещнего контрол  коммутатора , вход сброса коммутатора соединен с вторыми входами элементов ИЛИ второй группы, с входом сброса второго триггера и с третьим входом второго элемента ИЛИ, выход которого подключен к первому установочному входу первого триггера, выход которого соединен с вторыми входами элементов И группы НС управл ющим входом переключающего устройства, выход j-ro элемента И группы подключен к перврму входу j-ro элемента ИЛИвторой группы, выход которого  вл етс  управл ющим входом j-ro дополнительного ключа первой группы, вход Пуск коммутатора подтспючен к первому входу блока запрета, второй вход которо го  вл етс  входом Контроль коммутатора , первый выход блока запрета соединен с вторым установочным входом первого триггера, второй выход блока запрета подключен к второму входу третьего элемента ИЛИ, первый вход которого  вл етс  входом Конец внешнего контрол  коммутатора, вьгхо

   j-bSJ

   ,,Ь,

   л I -Г-4-4

   4

   uZ}i3 Ci третьего элемента-ИЛИ соединен с установочным входом второго триггера, выход которого соединен с управл ющими входами М двухпозиционных переключателей и К дополнительных ключей второй группы и с входом формировател  импульса готовности, выход которого  вл етс  выходом готовности коммутатора , выход генератора импульсов соединен с входами делителей частоты , выходы которых подключены к соответствующим входам переключающего устройства, выход которого подключен к-счетному входу счетчика.

   45 I

   48