SU1591189A1 - Signal decoder - Google Patents
Signal decoder Download PDFInfo
- Publication number
- SU1591189A1 SU1591189A1 SU884391091A SU4391091A SU1591189A1 SU 1591189 A1 SU1591189 A1 SU 1591189A1 SU 884391091 A SU884391091 A SU 884391091A SU 4391091 A SU4391091 A SU 4391091A SU 1591189 A1 SU1591189 A1 SU 1591189A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- elements
- pulses
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
Изобретение относится к вычислительной технике и технике связи. Его использование в системах передачи и хранения цифровой информации позволяет повысить достоверность декодирования. Устройство содержит элемент НЕ 2., элементы И 3-6, делители 9,10 частоты и элементы ИЛИ 11,12. Благодаря введению генератора 1 тактовых импульсов, элементов И 7,8, счетного триггера 13 и КБ-триггеров 14-16 в устройстве обнаруживаются все искажения нечет'о ; кратности и часть искажений четно’-; кратности. 3 ил.The invention relates to computing and communication technology. Its use in systems for transmitting and storing digital information improves the accuracy of decoding. The device contains an element NOT 2., elements AND 3-6, dividers 9.10 frequencies and elements OR 11,12. Due to the introduction of a clock generator 1, the elements And 7.8, the counting trigger 13 and the CB-triggers 14-16, all odd'o distortions are detected in the device; the multiplicity and part of the distortion is even ’; multiplicities. 3 il.
Фиг.11
33
15911891591189
4four
Изобретение относится к вычислительной технике и технике связи и может использоваться в системах передачи и хранения цифровой информации.The invention relates to computing and communication technology and can be used in systems for the transmission and storage of digital information.
Цель изобретения - повышение.достоверности декодирования.The purpose of the invention is to improve the decoding accuracy.
На фиг. 1 приведена функциональная схема устройства; на фиг. 2 и 3 - временные диаграммы^ поясняющие работу |θ устройства.FIG. 1 shows a functional diagram of the device; in fig. 2 and 3 are timing diagrams explaining the operation of | θ devices.
Устройство содержит генератор 1 .The device contains a generator 1.
тактовых импульсов, элемент НЕ 2, первый - шестой элементы И 3-8, первый 9 и второй 10 делители.частоты, первый 11 и второй 12 элементы ИЛИ, счетный триггер 13 и первый - третий КБ-триггеры 14 -16. На фиг.' 1 обозначены информационный и контрольный выходы 17clock pulses, the element is NOT 2, the first is the sixth elements AND 3-8, the first 9 and second 10 dividers. frequencies, the first 11 and second 12 elements OR, the counting trigger 13 and the first - the third KB trigger 14 -16. In FIG. 1 indicated informational and control outputs 17
и 18. 20and 18. 20
Делитель 9 (10) частоты может быть выполнен на счетчике 19 (20) и дешифраторе 21 (22) .Divider 9 (10) frequency can be performed on the counter 19 (20) and the decoder 21 (22).
Устройство предназначено для декодирования биимпульсного сигнала (ман- 25 честерского кода), в котором двоичная единица представляется двухуровневым сигналом с переходом в середине тактового интервала от высокого уровня к низкому, а двоичный нуль - обратным βθ переходом. Длительность полутакта (когда уровень неизменен) равна 2.The device is intended for decoding a bi-pulse signal (man-chester code), in which a binary unit is represented by a two-level signal with a transition in the middle of a clock interval from a high level to a low one, and a binary zero - a reverse βθ transition. The duration of the half-cycle (when the level is unchanged) is 2.
Устройство работает следующим образом. ββThe device works as follows. ββ
Сигнал, подлежащий декодированию, и представляющий собой биполярный биимпульсный сигнал (фиг. 2а), поступает непосредственно на один из вхо дов элементами 3, а через элемент НЕ дд 2 - на один из входов элемента И 4.The signal to be decoded, which is a bipolar bi-pulse signal (Fig. 2a), goes directly to one of the inputs by elements 3, and through the element NOT dd 2 to one of the inputs of the And 4 element.
На другие входы элементов И 3 и 4 поступают импульсы от генератора 1 с частот.ой Ζ>·£Η (фиг. 26)., где £ц = 1/2С,The other inputs of the elements And 3 and 4 receive pulses from the generator 1 with the frequency ой Ζ> · £ Η (Fig. 26), where £ c = 1 / 2C
Ζ - коэффициент деления частоты дели- 45 телей 9 и 10, выбираемый из условия получения необходимой точности регистрации сигналов.Ζ is the frequency division factor of dividers 45 and 9 and 10, chosen from the condition for obtaining the necessary accuracy of signal registration.
Элемент И 3 открывается на время , равное длине принимаемого импуль- βθElement And 3 opens for a time equal to the length of the received impulse - βθ
са положительной полярности. За это время через него проходит Ζ импульсов от генератора 1 (фиг. 2в). Следующий отрицательный импульс двоичной единицы инвертируется на элементе НЕ 2 $$sa positive polarity. During this time, Ζ pulses from generator 1 (Fig. 2c) pass through it. The next negative momentum of a binary unit is inverted on the element NOT 2 $$
и открывает элемент. И 4, .через который также проходит Ζ импульсов от генератора 1. Таким образом, на выходах элементов И 3 и 4 появляются пачки поand opens the item. And 4, through which also passes Ζ pulses from the generator 1. Thus, at the outputs of the elements And 3 and 4 appear packs on
Ζ импульсов, соответствующие положительному и отрицательному импульсам двоичной последовательности (фиг. 2в, г). Если принимаются подряд два импульса положительной или отрицательной полярности, на выходе элементов й 3 или 4 появляется 2Ζ импульсов от генератора 1 (фиг. 2г).Ζ pulses corresponding to positive and negative pulses of the binary sequence (Fig. 2c, d). If two pulses of positive or negative polarity are received in succession, 2Ζ pulses from generator 1 appear at the output of elements 3 or 4 (Fig. 2d).
При приеме положительного импульса двоичной единицы открывается и начинает считать счетчик 19 делителя 9, который, спустя ¢/2 от начала импульса, досчитывает до Ζ/2. Включенный на выходе' счетчика 19 дешифратор 21 настроен на Ζ/2 и на его выходе по является короткий импульс (строб), который соответствует середине принимаемого положительного импульса .When a positive pulse of a binary unit is received, it opens and starts counting the counter 19 of the divider 9, which, after / 2 from the beginning of the pulse, counts to Ζ / 2. Enabled at the output of the counter 19, the decoder 21 is set to Ζ / 2 and at its output is a short pulse (strobe), which corresponds to the middle of the received positive pulse.
(фиг. 2д). Счетчик 19 досчитывает до Ζ, в это время кончается прием первого положительного импульса, элемент И 3 закрывается и счет прекращается . Далее идет отрицательный импульс, поэтому начинает считать счетчик 20 делителя 10, который досчитывает до Ζ/2 и дешифратор 22 на его выходе выдает строб (фиг. 2е) , который сбрасывает в нуль первый делитель 9 и через элемент ИЛИ 11 подается- на вход счетного триггера 13. Второй делитель 10 также доститывает до Ζ, после чего начинает считать первый де литель 9, который вторым стробом (спустя Ζ/2 импульсов генератора 1) сбрасывает в нуль второй делитель 10.(Fig. 2d). The counter 19 counts to Ζ, at this time the reception of the first positive impulse ends, the element And 3 closes and the count stops. Next comes a negative pulse, so it starts counting the counter 20 of the divider 10, which counts to Ζ / 2 and the decoder 22 at its output issues a strobe (Fig. 2e), which resets the first divider 9 to zero, and through the OR 11 element goes the counting trigger 13. The second divider 10 also reaches to Ζ, after which the first divider 9 begins to count, which by the second gate (after Ζ / 2 generator 1 pulses) resets the second divider 10.
Если принимаются подряд два импульса положительной или отрицательной полярности, то в продолжение 2^ открыт элемент И 3 или 4 и считает один из делителей 9 или 10, который доститывает до Ζ/2, после чего его дешифратор 21 или 22 выдает строб в середине первого импульса, а счетчик 19 или 20 продолжает считать до Ζ, переходит в нулевое состояние и счита ет с первого до Ζ/2 импульса, в момент появления которого дешифратором 21 или 22 выдается второй строб в середине второго информационного импуль са (фиг. 2е) . Далее счетчик досчитывает до Ζ и счет прекращается, так как закрывается соответствующий элемент И 3 или 4 на входе делителя 9 или 10. Содержимое счетчика 19 или 20 этого делителя.9 или 10 сбрасывается стробирующим импульсом другого делителя при приеме следующего информационного импульса. Стробы с выходов де5If two consecutive positive or negative polarity signals are received in succession, an element E 3 or 4 is opened in continuation of 2 ^ and counts one of the dividers 9 or 10, which reaches Ζ / 2, after which its decoder 21 or 22 generates a strobe in the middle of the first pulse and the counter 19 or 20 continues to count to Ζ, goes to the zero state and counts from the first to Ζ / 2 pulse, at the moment of occurrence of which a second strobe is output in the middle of the second information pulse by the decoder 21 or 22 (Fig. 2e). Next, the counter counts to Ζ and the counting stops, since the corresponding element AND 3 or 4 closes at the input of divider 9 or 10. The contents of counter 19 or 20 of this divider 9 or 10 are reset by the strobe pulse of another divider when receiving the next information pulse. Gates with exits de5
15911891591189
όό
лителёй 9 и 10 объединяются на элементе ИЛИ 11. В результате ;на выходе· элемента ИЛИ 11 получены стробирующие импульсы, сдвинутые относительно фронтов принимаемых импульсов на£/2, т.е. в середину (фиг. 2ж).units 9 and 10 are combined on the element OR 11. As a result, at the output of the element OR 11, gating pulses are obtained, shifted relative to the edges of the received pulses by £ / 2, ie in the middle (Fig. 2g).
Временные диаграммы на фиг. За,б, в,г повторяют диаграммы на фиг.2а,д, ' е,ж. С помощью них показаны процессы де преобразования биполярных сигналов в двоичные и обнаружения искажений. Для формирования тактового интервала короткие импульсы (фиг. Зг) подаются на счетный триггер 13, на выходе которо- де го получают импульсы с частотой £7и =The timing diagrams in FIG. For, b, c, d repeat the diagrams in figa, d, 'e, g. With the help of them, the processes of de-conversion of bipolar signals into binary signals and distortion detection are shown. To form a clock interval, short pulses (Fig. 3g) are fed to a counting trigger 13, at the output of which pulses are received with a frequency of £ 7 and =
= 1/2^ (фиг. Зд). Эти импульсы поступают на входы элементов И 5 и 6, на вторые входы которых подаются импульсы с выходов делителей 9 и 10 (фиг.Зб,20 в). В результате этого сигнала с выхода элемента И 3 устанавливают триггер 14 в единицу, а сигналы с выхода элемента И 6 сбрасывают его в нуль. На выходе этого триггера 14 формируется 25 двоичная информация (фиг. Зе).= 1/2 ^ (fig. Rear). These pulses are fed to the inputs of the elements And 5 and 6, the second inputs of which are supplied with pulses from the outputs of the dividers 9 and 10 (fig.Zb, 20). As a result of this signal from the output of the element And 3 set the trigger 14 to one, and the signals from the output of the element And 6 reset it to zero. At the output of this trigger 14, 25 binary information is generated (Fig. Ze).
На фиг. Зж показана искаженная биполярная последовательность сигналов. Искаженные сигналы заштрихованы.FIG. Zj shows a distorted bipolar sequence of signals. Distorted signals are shaded.
В данном случае анализ структуры би- 30 полярного, сигнала для обнаружения искажений заключается в следующем. На каждом тактовом интервале должно появиться при неискаженном биполярном сигнале по одному стробирукнцему импульсу с выходов делителей 9 или 10.In this case, the analysis of the structure of the bi-polar signal for the detection of distortions is as follows. At each clock interval, it should appear with an undistorted bipolar signal with one strobing pulse from the outputs of dividers 9 or 10.
Из фиг. Зж, з, и видно, что первое и второе искажения вызывают появление .. второго стробирующего импульса с выхода делителя 9 на тактовом интервале до (фиг. Зж,з), а третье искажение - второго .стробирующего импульса с выхода делителя 10 ка тактовом интервале.From FIG. Зж, з, and it is clear that the first and second distortions cause the appearance of the second gating pulse from the output of divider 9 at the clock interval up to (Fig. Zh, h), and the third distortion - the second .terbating pulse from the output of divider 10 ka to the clock interval .
(фиг. Зж,и). Это и используется для обнаружения искажений с помощью триг- 45 'геров 15 и 16, элементов И 7 .и 8 и элемента ИЛИ 12. При отсутствии искажений на тактовом интервале триггер 15 или 16 устанавливается в единицу и сбрасывается в нуль. При первом или ·; 50 втором искажениях триггер 15 по фронту с выхода элемента И 5 устанавливается в единицу, в результате чего открывается элемент И 7 и следующий импульс с выхода делителя 9 проходит че-55 рез элементы И 7 и ИЛИ 12 на выход 18 и подается как сигнал "Стирание” во н внешний декодер. Аналогично работают триггер 16 и элементы И 8 и ИЛИ 12(Fig. Zzh, and). This is used to detect distortion with the help of triggers of 15 and 16, elements AND 7 and 8, and element OR 12. If there are no distortions on the clock interval, the trigger 15 or 16 is set to one and reset to zero. At the first or ·; 50 second distortion trigger 15 on the front from the output of the element And 5 is set to one, resulting in the opening of the element And 7 and the next pulse from the output of the divider 9 passes through 55 through the elements And 7 and OR 12 to the output 18 and is given as a signal "Erase "In the external decoder. The trigger 16 and the elements AND 8 and OR 12 work similarly
при появлении третьего искажения (фиг. Зж).with the appearance of the third distortion (Fig. ZJ).
Предлагаемое устройство для декодирования обеспечивает обйаружение я всех искажений нечетной кратности и часть искажений четной кратности, за исключением тех случаев, когда на тактовом интервале происходит инверсия двух импульсов подряд, например, биполярный сигнал типа "+" и переходит в сигнал и Следовательно, по способности к обнаружению искажений данный способ декодирования не хуже, чем код с проверкой на четность, Поэтому вероятность необнаружения искажений в устройствеThe proposed device for decoding ensures that all distortions of odd multiplicity and part of distortion of even multiplicity are ordered, except when inverting two pulses in a row at the clock interval, for example, a bipolar signal of the “+” type transforms into a signal and therefore, is capable of Distortion detection This decoding method is not worse than even parity code. Therefore, the probability of not detecting distortion in the device
ГГН IHGN I
1 / + 1 Р (1-Р)1 / + 1 Р (1-Р)
где 5where is 5
т - разрядность слова входного кода;m is the word width of the input code;
Р - вероятность искажения символа.P - the probability of symbol distortion.
Предлагаемое устройство можно использовать в качестве внутреннего декодера, если при каскадном кодировании вместо внутреннего кода с проверкой на четность использовать манчестерский код. При этом, поскольку отсутствуют избыточные СИМВОЛЫ; скорость передачи возрастет.The proposed device can be used as an internal decoder, if the Manchester code is used instead of the internal code with a parity when using concatenated coding. In this case, since there are no redundant CHARACTERS; transfer rate will increase.
В качестве внутоенкего кода вместо манчестерского можно использовать, код НДВп (например, НДВЗ).You can use the NDVP code (for example, NDVZ) as a code in place of the Manchester code.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884391091A SU1591189A1 (en) | 1988-03-10 | 1988-03-10 | Signal decoder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884391091A SU1591189A1 (en) | 1988-03-10 | 1988-03-10 | Signal decoder |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1591189A1 true SU1591189A1 (en) | 1990-09-07 |
Family
ID=21360744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884391091A SU1591189A1 (en) | 1988-03-10 | 1988-03-10 | Signal decoder |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1591189A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2521299C1 (en) * | 2012-11-01 | 2014-06-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Пензенский государственный университет" (ФГБОУ ВПО "Пензенский государственный университет") | Channel code demodulation method and device |
RU2566336C1 (en) * | 2014-12-12 | 2015-10-20 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | METHOD OF CORRECTING ERRORS WHEN TRANSMITTING INFORMATION VIA Manchester-II DOUBLE-PULSE CODE AND DEVICE THEREFOR |
-
1988
- 1988-03-10 SU SU884391091A patent/SU1591189A1/en active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2521299C1 (en) * | 2012-11-01 | 2014-06-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Пензенский государственный университет" (ФГБОУ ВПО "Пензенский государственный университет") | Channel code demodulation method and device |
RU2566336C1 (en) * | 2014-12-12 | 2015-10-20 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | METHOD OF CORRECTING ERRORS WHEN TRANSMITTING INFORMATION VIA Manchester-II DOUBLE-PULSE CODE AND DEVICE THEREFOR |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3247491A (en) | Synchronizing pulse generator | |
GB1347973A (en) | Circuit arrangements for measuring the instantaneous phase difference between two signals | |
SU1591189A1 (en) | Signal decoder | |
SU1283980A1 (en) | Serial code-to-parallel code converter | |
SU1275531A1 (en) | Device for digital magnetic recording | |
SU1647913A1 (en) | Error detector | |
SU822120A1 (en) | Device for reducing information redundancy | |
SU1075433A1 (en) | Stuffing command receiver | |
SU1665526A1 (en) | Digital data receiving device | |
SU678512A1 (en) | Digital information reproducing device | |
RU2022470C1 (en) | Digital information receiving and transmitting device | |
SU1338093A1 (en) | Device for tracking code sequence delay | |
SU1075255A1 (en) | Parallel binary code/unit-counting code translator | |
US3564213A (en) | Arrangement for reducing errors in dounting line segments of a zigzag line diagram | |
SU531293A1 (en) | Device for receiving discrete information | |
SU907541A1 (en) | Device for data word gating | |
SU1251083A1 (en) | Device for checking information transmission | |
SU1050125A2 (en) | Bipulse signal receiving device | |
SU1674387A1 (en) | Digital data transfer validation estimator | |
SU401006A1 (en) | BINARY PULSE COUNTER | |
SU944135A1 (en) | Cycle-wise synchronization device | |
SU799119A1 (en) | Discriminator of signal time position | |
SU1662012A1 (en) | Device for finding errors in non-systematic convolution code | |
SU1246384A2 (en) | Device for measuring characteristics of discrete communication channel | |
SU1566317A1 (en) | Apparatus for phase correction of sequence of time signals |