SU1591187A1 - D-a converter - Google Patents

D-a converter Download PDF

Info

Publication number
SU1591187A1
SU1591187A1 SU884637518A SU4637518A SU1591187A1 SU 1591187 A1 SU1591187 A1 SU 1591187A1 SU 884637518 A SU884637518 A SU 884637518A SU 4637518 A SU4637518 A SU 4637518A SU 1591187 A1 SU1591187 A1 SU 1591187A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
analog converter
current
outputs
Prior art date
Application number
SU884637518A
Other languages
Russian (ru)
Inventor
Valerij I Didenko
Vladimir M Kapustin
Andrej A Bakhmetev
Valerij V Pavlov
Georgij I Yakovlev
Original Assignee
Mo Energeticheskij Institut
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mo Energeticheskij Institut filed Critical Mo Energeticheskij Institut
Priority to SU884637518A priority Critical patent/SU1591187A1/en
Application granted granted Critical
Publication of SU1591187A1 publication Critical patent/SU1591187A1/en

Links

Description

Изобретение относитсядк автоматике и вычислительной технике и может быть использовано в информационно—измерительных системах, а также в составе аналого-цифровых-преобразовате-: · лей. Цель изобретения - повышение точности преобразования. Цифроаналоговый преобразователь содержит основной цифроаналоговый преобразователь 1, выполненный в виде источника 2 образцового тока, η делителей 3.1-3.η тока, η переключателей 4.1-4.η токов и η разрядных ключей 5.1-5.П, блок 6 управления, ключ 7, делитель 8 тока, компаратор 9, дополнительный пифроаналотовый преобразователь 10 и регистр 11 последовательных приближений. Блек 6 управления выполнен в виде генератора 12 импульсов, счетчика 13 импульсов, дешифратора 14, элемента ИЛИ 15 и двух Т-триггеров 16 к 17. Введе- 'щ ние в устройство блоков (7—11) позво- к'£· ляет повысить точность преобразования * за счет компенсации погрешности основ- μ. ного цифроаналогового преобразователя 1. 2 з.п. ф-лы, 2 ил. “

Раг.1

'ЖГ··.

3

1591 187

4

Изобретение относится к автоматике и вычислительной технике и может быть использовано в информационно-измерительных системах, а также в составе аналого-цифровых преобразователей.

Цель изобретения - повышение точности преобразования.

На фиг. 1 представлена Функциональная схема цифроаналогового преобразо- зд вателя; на фиг. 2 -временные диаграммы, поясняющие его работу.

Цифроаналоговый преобразователь содержит основной цифроаналоговый преобразователь 1, выполненный в виде зд источника 2 образцового тока, η делителей 3.1-З.п тока, п переключателей

4.1-4.η токов и η разрядных ключей

5.Г-5.П, блок 6 управления, ключ 7, делитель 8 тока, компаратор 9, допол- 20 нительный цифроаналоговый преобразователь 10 и регистр 11 последовательных приближений. Блок 6 управления выполнен в виде генератора 12 импульсов, счетчика 13 импульсов, дешифратора 25 14, элемента ИЛИ 15 и двух Т-триггеров 16 и 17.

Преобразователь работает следующим образом.

Основной цифроаналоговый преобра- 30 зователь 1 осуществляет формирование на своих выходах двух зависимостей значения тока от величины входного кода: .

на первом выходе I, =ΙθΝ ΒΚ/ΝΒΧ макс~ 35. "А,

на втором выходе I2=Ιθ(1~N6х/

βχ. Μακ<Ρ+Α»

где 1О - значение тока источника 2 образцового тока; Νβχ - значение вход-40 ного кода; ΝΒΧ макс- максимальное значение входного кода; Δ - погрешность деления токов делителями 3 токов.

Формирование токов I, μ осуще- дд ствляется следующим образом.

Выходной ток Ισ источника 2 образцового тока делится первым делителем

3.1 тока на две одинаковые части с погрешностью т.е. Ιο/2-Δ и Ιο/2+

+ Д1. Один из этих токов (в зависимости от состояния переключателя 4.1) поступает на информационный вход разрядного ключа 5.1, а другой - на вход следующего делителя 3.2 токов, где осуществляется его деление пополам. Аналогичным образом осуществляется формирование остальных значений двоично-взвешенных токов. Значения токов

1( и определяются состоянием разрядных ключей 5.1-5.П, которые управляются входным кодом N вх.

Преобразование кода N вх осуществляется за два такта, первый такт начинается с момента поступления на вход блока 6 управления команды "Пуск" (фиг. 2.1). при этом на входной шине должно быть уже сформировано значение преобразуемого кода.

По команде "Пуск" блок 6 управления вырабатывает (путем обнуления Ттриггеров 16. и.17) на своих первом и втором выходах команды, переводящие в первое положение переключатели 4.14.η и в разомкнутое состояние ключ 7 (фиг. 2.2 и 2.3 соответственно). Через время на вход "Пуск" регистра 11 последовательных приближений с пятого выхода блока - 6управления (первый выход дешифратора 14) дается раз-, решение (фиг. 2.5) на начало уравновешивания выходного тока 12 с второго выхода основного цифроаналогового преобразователя 1. По мере поступления на тактовый вход регистра 11 импульсов (фиг. 2.4) с четвертого выхода блока 6 управления (с выхода генератора 12 импульсов) с помощью дополнительного цифроаналогового преобразователя 10 и компаратора 9 осуществляется уравновешивание тока 12, которое завершается за время При этом 1Д0П =1 го + й+ Δ3, где 1г0 - идеальное значение тока 1г; 1^оп - выходной ток дополнительного цифроаналогового преобразователя 10; Δц - погрешность уравновешивания.. На этом заканчивается первый такт преобразования.

Второй такт преобразования входного кода начинается с момента переключения переключателей 4.1-4.η во второе положение, команда на которое поступает с первого выхода блока 6 управления путем установки Т~триггера 16 в единичное состояние. В результате переключения переключателей 4.14.η ток на втором выходе основного цифроаналогового преобразователя 1 становится равным 12=1го~й. Через время по команде с второго выхода блока 6 управления замыкается ключ 7 и на вход делителя 8 тока поступает ток, равный 12-1Доп ^^-Δ-Ιζο-Δ-ά^ =-2й~й^. При выборе коэффициента деления делителя 8 равным 1/2 выходной ток цифроаналогового преобразователя равен

5

1591187

6

Вых 7|0+Л~ ^(2Α+δ^)+Δβ=Ι2ο“ 2~+

+ Л8>

где Αθ - погрешность делителя 8.

Через время после замыкания ключа 7 на третьем выходе блока 6 управления формируется сигнал "Готовность" (фиг. 2.6), свидетельствующий о завершении процесса пребразования входного кода в аналоговый сигнал. Одновременно блокируются по второму входу элемент ИЛИ 15 и счетчик 13 импульсов.

Погрешность Δ^ может быть обеспечена достаточно малой путем использования в качестве дополнительного, цифроаналогового преобразователя 10 многоразрядного преобразователя (например, 20-ти и более разрядный). Полагая относительную погрешность деления делителя 8 равной относительной погрешности делителей 3.1-З.п, абсолютное значение Дд получают на несколько порядков ниже по сравнению с абсолютной погрешностью делителей 3.1-З.п, что свидетельствует о достижении более высокой точности преобразования в предложенном устройстве по сравнению с прототипом.

D invention relates to automation and computer engineering and can be applied in information-measuring systems, as well as in the analog-to-digital converters · leu. The purpose of the invention is to improve the accuracy of the conversion. The digital-to-analog converter contains the main digital-to-analog converter 1, made in the form of a source 2 of reference current, η dividers 3.1-3.η current, η switches 4.1-4.η currents and η bit keys 5.1-5.P, control unit 6, key 7, current divider 8, comparator 9, additional pythy-analog converter 10 and register 11 successive approximations. Black 6 control is made in the form of a generator of 12 pulses, a counter of 13 pulses, a decoder 14, an OR 15 element and two T-flip-flops 16 to 17. The introduction of blocks into the device (7-11) allows you to increase conversion accuracy * by compensating for the fundamental error μ. a single digital-to-analog converter 1. 2 c.p. f-ly, 2 ill. “

Par.1

'Zhg ··.

3

1591 187

four

The invention relates to automation and computing and can be used in information-measuring systems, as well as in the composition of analog-to-digital converters.

The purpose of the invention is to improve the accuracy of the conversion.

FIG. Figure 1 shows the functional diagram of the digital-analog converter; in fig. 2 - time diagrams explaining his work.

The digital-to-analog converter contains the main digital-to-analog converter 1, made in the form of a source of 2 standard current, η dividers 3.1-Z.p current, n switches

4.1-4.η currents and η bit keys

5.G-5.P, control unit 6, key 7, current divider 8, comparator 9, additional digital-to-analog converter 10 and register 11 successive approximations. The control unit 6 is made in the form of a pulse generator 12, a pulse counter 13, a decoder 25 14, an OR element 15 and two T-flip-flops 16 and 17.

The Converter operates as follows.

The main digital-to-analog converter 1 forms at its outputs two dependencies of the current value on the magnitude of the input code:.

at the first output I, = ΙθΝ ΒΚ / Ν ΒΧ max ~ 35. "A,

at the second output I 2 = Ι θ (1 ~ N 6x /

βχ. Μακ <Ρ + Α »

where 1 About - the value of the current source 2 reference current; Ν βχ is the value of the input code 40; Ν ΒΧ max - the maximum value of the input code; Δ is the error in the division of currents by dividers 3 currents.

The formation of currents I, μ is carried out as follows.

The output current Ι σ of the source 2 of the reference current is divided by the first divider

3.1 current into two identical parts with an error of i. Ι ο / 2-Δ and Ι ο / 2 +

+ D 1 . One of these currents (depending on the state of the switch 4.1) is fed to the information input of the bit key 5.1, and the other to the input of the next current divider 3.2, where it is divided in half. Similarly, the formation of the remaining values of the binary-weighted currents. Current values

1 ( and are determined by the state of the bit keys 5.1-5.P, which are controlled by the input code N in .

Conversion of the code N I is carried out in two cycles, the first cycle starts from the moment the Start command arrives at the input of the control unit 6 (Fig. 2.1). at the same time, the value of the code to be converted should already be generated on the input bus.

On the “Start” command, the control unit 6 generates (by resetting Ttriggers 16. and 17) at its first and second outputs, commands that switch switches 4.14.η to the first position and switch 7 to the open state (Fig. 2.2 and 2.3, respectively). After a time to the input "Start" of the register 11 successive approximations from the fifth output of the block - 6 controls (first output of the decoder 14), the solution (Fig. 2.5) is given to start balancing the output current 1 2 from the second output of the main digital-analog converter 1. As arrivals to the clock input of the register 11 pulses (Fig. 2.4) from the fourth output of the control unit 6 (from the generator output 12 pulses) with the help of an additional digital-to-analog converter 10 and the comparator 9, the current 1 2 is balanced, which ends and time At the same time, 1 D0P = 1 th + d + Δ 3 , where 1 r0 is the ideal current value of 1 g ; 1 ^ op is the output current of the additional digital-to-analog converter 10; Δ C - error balancing .. This ends the first conversion cycle.

The second conversion step of the input code starts from the moment of switching the switches 4.1-4.η to the second position, the command to which comes from the first output of the control unit 6 by setting T ~ trigger 16 to one state. As a result of switching the switches 4.14.η, the current at the second output of the main digital-to-analog converter 1 becomes equal to 1 2 = 1 th ~ nd. After a time, a command from the second output of the control unit 6 closes the switch 7 and a current equal to 1 2 -1 Ad ^^ - Δ-Ιζο-Δ-ά ^ = -2y ~ nd ^ comes to the input of the current divider 8. When choosing the division factor of the divider 8 equal to 1/2 the output current of the digital-to-analog converter is

five

1591187

6

Exit 7 | 0 + L ~ ^ (2Α + δ ^) + Δβ = Ι 2ο “2 ~ +

+ L 8>

where Αθ is the error of the divider 8.

A time after the closure of the key 7 at the third output of the control unit 6, a "Ready" signal is generated (Fig. 2.6), indicating the completion of the process of converting the input code into an analog signal. At the same time, the element OR 15 and the counter 13 pulses are blocked at the second input.

The error Δ ^ can be provided sufficiently small by using a multi-bit converter (for example, 20 or more bits) as an additional digital-to-analog converter 10. Assuming the relative error of dividing the divider 8 to be equal to the relative error of the 3.1-Z.p dividers, the absolute value of Dd is obtained several orders of magnitude lower than the absolute error of the 3.1-Z.p dividers, which indicates that the proposed device achieves higher accuracy of conversion than the prototype.

Claims (1)

Формула изобретенияClaim 1. Цифроаналоговый преобразователь, содержащий основной цифроаналоговый преобразователь, первые управляющие входы которого являются вход- . ной шиной преобразуемого кода, второй управляющий вход соединен с первым выходом блока управления, отличающийся тем, что, с целью повышения точности, в него введены дополнительный цифроаналоговый преобразователь, регистр последовательных приближений, компаратор, ключ и делитель тока, первый и второй выходы которого соединены соответственно с шиной нулевого потенциала и первым выходом основного цифроаналогового преобразователя, который является выходной информационной шиной, второй выход основного цифроаналогового преобразователя объединен с выходом дополнительного цифроаналогоЕого преобразователя и соединен с первым входом компаратора и информационным входом ключа, выход которого соединен с входом делителя тока, а управляющий вход подключен к второму выходу блока управления, вход и третий выход которого являются соответственно входной ' шиной "Пуск" и выходной шиной "Готовность", четвертый и пятый'выхода блока управления соединены соответственно с тактовым входом и входом "Пуск” регистра последовательных приближений, выходы которого соединены с соответствутощими входами дополнительного цифроаналогового преобразователя, а информационный вход подключен к выходу компаратора, второй вход которого соединен с шиной нулевого по15 тенциала.1. A digital-to-analog converter containing the main digital-to-analog converter, the first control inputs of which are input-. The second bus of the code to be converted, the second control input is connected to the first output of the control unit, characterized in that, in order to improve accuracy, an additional digital-to-analog converter, a sequential approximation register, a comparator, a key and a current divider are entered into it, the first and second outputs of which are connected respectively with a zero potential bus and the first output of the main digital-to-analog converter, which is the output information bus, the second output of the main digital-analog converter is about combined with the output of an additional digital-to-analog converter and connected to the first input of the comparator and the information input of the key, the output of which is connected to the input of the current divider, and the control input connected to the second output of the control unit, the input and third output of which are, respectively, the Start bus and the output bus "Ready", the fourth and fifth 'output of the control unit are connected respectively to the clock input and the input "Start” of the register of successive approximations, the outputs of which are connected to the corresponding they are the inputs of an additional digital-to-analog converter, and the information input is connected to the output of a comparator, the second input of which is connected to the bus of zero potential. 2. Преобразователь по π, 1, о т личающийся тем, что основной цифроаналоговый преобразователь выполнен в виде источника образцово20 го тока, η делителей тока, η переключателей токов и η разрядных ключей, управляющие входы которых являются первыми управляющими входами основного цифроаналогового преобразователя,2. The converter is π, 1, which differs in that the main digital-to-analog converter is made in the form of an exemplary current source, η current dividers, η current switches and η bit switches, the control inputs of which are the first control inputs of the main digital-analog converter, 25 а информационные входы соединены с первыми выходами соответствующих переключателей токов, первые и вторые информационные входы которых соединены соответственно с первым и вторым25 and the information inputs are connected to the first outputs of the respective current switches, the first and second information inputs of which are connected respectively to the first and second 30 выходами соответствующих делителей тока, вход первого делителя тока подключен к выходу источника образцового тока, вход ί-го делителя тока, кроме первого, соединен с вторым выдд ходом (ί—1)—го переключателя токов, второй выход η-го переключателя токов соединен с шиной нулевого потенциала., управляющий вход первого переключателя токов объединен с управляющими вхо*30 outputs of the respective current dividers, the input of the first current divider is connected to the output of the reference current source, the input of the ίth current divider, except the first, is connected to the second output (ход — 1) of the current switch, the second output of the ηth current switch is connected with a zero potential bus., the control input of the first current switch is combined with the control inputs * 40 дами остальных переключателей токов и является вторым управляющим входом основного цифроаналогового преобразователя, первый и второй вы........ первого' разрядного ключа объединены со45 ответственно с первыми и вторыми выходами остальных разрядных ключей и являются соответственно первым и вторым выходами основного цифроаннлого·* еого преобразователя.The 40 dam of the other current switches is the second control input of the main digital-to-analog converter, the first and second high ........ of the first 'bit key are combined respectively 45 responsibly with the first and second outputs of the other bit keys and are respectively the first and second outputs of the main digital-analog · * Of its converter. 5050 3, Преобразователь по п. 1, о т личающийся тем, что блок3, the Converter according to claim 1, characterized in that the block ,управления выполнен в виде генератора импульсов, элемента КПИ, счетчика имдд пульсов, дешифратора, первого и второго Т-триггеров, выходы которых являются соответственно первым и вторым, control is made in the form of a pulse generator, element KPI, counter IMDD pulses, decoder, the first and second T-flip-flops, the outputs of which are respectively the first and second выходами блока, вход обнуления первого Т-триггера объединен с одноименны7block outputs, the reset input of the first T-flip-flop combined with the same name7 15911871591187 8eight ми входами второго Т-триггера и счетчика импульсов и является входом блока, первый вход элемента ИЛИ подключен к выходу генератора импульсов $ и является четвертым выходом блока, выход элемента ИЛИ соединен с тактовым входом счетчика импульсов, выходы которого соединены с соответствующимиinputs of the second T-flip-flop and pulse counter is the input of the block, the first input of the OR element is connected to the output of the pulse generator $ and is the fourth output of the block, the output of the OR element is connected to the clock input of the pulse counter whose outputs are connected to the corresponding входами дешифратора, первый выход ко· торого является пятым выходом блока, второй и третий выходы соединены с тактовыми входами соответственно пер· вого и второго Т-триггеров, четвертый выход дешифратора соединен с вто· рым входом элемента ИЛИ и является третьим выходом блока..the decoder inputs, the first output of which is the fifth output of the block, the second and third outputs are connected to clock inputs of the first and second T-flip-flops, respectively, the fourth output of the decoder is connected to the second input of the OR element and is the third output of the block .. 1 one п , P , г g 4four 1 one Лер$оепа/№ Lehr $ oepa / № 3 3 11 Ключ \7 eleven Key \ 7 —..... ί —..... ί ч h • · ιιιιιιιίιι · · · ιιίιιιι. · · ιιίιιι · · ' • · · ιιιιιιιίιι · · · ιιίιιιι. · · Ιιίιιι · · · ' 9 9 ”1 ! Ь , , ...... ..... -Э»| ·|«ι»....... "one ! B ...... ..... -E ”| · | "Ι" ....... В AT 1 one 1 one
Фиг.22
SU884637518A 1988-12-20 1988-12-20 D-a converter SU1591187A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884637518A SU1591187A1 (en) 1988-12-20 1988-12-20 D-a converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884637518A SU1591187A1 (en) 1988-12-20 1988-12-20 D-a converter

Publications (1)

Publication Number Publication Date
SU1591187A1 true SU1591187A1 (en) 1990-09-07

Family

ID=21422841

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884637518A SU1591187A1 (en) 1988-12-20 1988-12-20 D-a converter

Country Status (1)

Country Link
SU (1) SU1591187A1 (en)

Similar Documents

Publication Publication Date Title
US5138319A (en) Two stage a/d converter utilizing dual multiplexed converters with a common converter
GB2107951A (en) A two stage a-to-d converter
SU1591187A1 (en) D-a converter
US3495235A (en) Analog to digital converter
US4290050A (en) Digital-analog converter utilizing fibonacci series
SU792581A1 (en) Analogue-digital converter
JPS61292420A (en) Analog-digital converter
SU841111A1 (en) Voltage-to-code converter
SU687585A1 (en) Analog-digit converter
SU1547067A1 (en) D-a converter
SU900293A1 (en) Multiplying device
SU907795A1 (en) Follow-up analogue-digital converter
SU423237A1 (en) METHOD OF CODE ANALOG TRANSFORMATION
SU1656684A1 (en) Delta-sigma coder
SU1244792A1 (en) Analog-to-digital converter
SU681441A1 (en) Apparatus for forming scanning voltage
SU907794A1 (en) Follow-up analogue-digital converter
SU828401A1 (en) Follow-up analogue-digital converter
SU743193A1 (en) Series-parallel analogue-digital converter
SU905999A1 (en) Analogue-digital converter
SU894750A1 (en) Graphic information readout device
SU884121A1 (en) Analogue-digital converter
SU1018239A1 (en) Analog-digital device
SU984033A1 (en) Analogue-digital converter
SU1001465A1 (en) Analogue-digital converter