SU1580387A1 - Device for modeling binary communication channel - Google Patents
Device for modeling binary communication channel Download PDFInfo
- Publication number
- SU1580387A1 SU1580387A1 SU884482073A SU4482073A SU1580387A1 SU 1580387 A1 SU1580387 A1 SU 1580387A1 SU 884482073 A SU884482073 A SU 884482073A SU 4482073 A SU4482073 A SU 4482073A SU 1580387 A1 SU1580387 A1 SU 1580387A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- probability
- generator
- group
- Prior art date
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл моделировани каналов передачи цифровой информации. Цель изобретени - расширение функциональных возможностей путем воспроизведени ошибок, статистика которых описываетс обобщенной моделью Гилберта, построенной на основе цепей Маркова. Указанна цель достигаетс введением в устройство дополнительно управл емого генератора случайных двоичных кодов, блоков пам ти, элемента задержки. Суть изобретени основана на аппаратурном моделировании N-ичного процесса состо ний двоичного канала св зи, формировании группы ошибок с заданной веро тностью в каждом состо нии и введении их в информационную последовательность символов. 2 ил.The invention relates to computing and can be used to model digital information channels. The purpose of the invention is to extend the functionality by reproducing errors, the statistics of which is described by the generalized Gilbert model built on the basis of Markov chains. This goal is achieved by introducing into the device an additionally controlled generator of random binary codes, memory blocks, and a delay element. The essence of the invention is based on the hardware simulation of the N-ary process of the binary communication channel states, the formation of a group of errors with a given probability in each state and their introduction into the information sequence of symbols. 2 Il.
Description
(Я(I
с:with:
Иэобретение относитс к вычислительной технике и может быть использовано дл моделировани каналов передачи цифровой информации.The invention relates to computing and can be used to simulate digital information channels.
Цель изобретени - расширение функциональных возможностей за счет воспроизведени ошибок, статистика которых описываетс обобщенной моделью Гилберта, построенной на основе цепей Маркова.The purpose of the invention is to extend the functionality by reproducing errors, the statistics of which is described by the generalized Gilbert model built on the basis of Markov chains.
На фиг.1 представлена схема устройства дл моделировани двоичного канала св зи; на фиг.2 - схема управл емого генератора случайных двоичных кодов.Figure 1 is a diagram of a device for simulating a binary communication channel; Fig. 2 is a schematic of a controlled random binary code generator.
Устройство содержит генератор 1 опорного сигнала, управл емый генератор 2 случайных двоичных кодов, (N+I) блоков 3 пам ти, элемент 4 задержки , веро тностный переключательThe device contains a reference signal generator 1, a controllable generator of 2 random binary codes, (N + I) memory blocks 3, a delay element 4, a probability switch
5, триггер 6, сумматор 7 по модулю два. Генератор 2 включает генератор 8 случайного потока импульсов, элемент И 9, распределитель 10 импульсов , N преобразователей 11 код - интенсивность случайного потока импульсов , блок 12 формировани несовместных случайных событий, шифратор ;13, регистр 14 пам ти.5, trigger 6, adder 7 modulo two. Generator 2 includes generator 8 of a random pulse stream, element 9, pulse distributor 10, N converters 11 code — intensity of a random stream of pulses, block 12 for the formation of incompatible random events, encoder; 13, memory register 14.
Устройство работает следующим образом .The device works as follows.
Двоичные символы информационной последовательности В,j поступают на первый вход сумматора 7 по модулю два Внесение ошибок в информационную последовательность Ч Bj}осуществл етс путем синхронной подачи на второй вход сумматора 7 по модулю два искажающей случайной последовательности {EJ}, образуемой на пр мом выходеBinary symbols of information sequence B, j are received at the first input of modulator 7 modulo 2. Error input to the information sequence H Bj} is performed by synchronously feeding modulo two to the second input of the distorting random sequence {EJ} formed at the direct output
елate
0000
о соabout with
0000
||
триггера 6. Синхронность последовательностей Е- } и fВ j обеспечиваетс за счет использовани общего генератора 1 опорного сигнала, задаю- щего тактовую частоту источника двоичной информации, подлежащей передаче по имитируемому каналу св зи.trigger 6. The synchronization of the sequences E-} and fB j is provided by using a common oscillator 1 of the reference signal setting the clock frequency of the source of binary information to be transmitted over the simulated communication channel.
Импульсы генератора 1 поступают на вход синхронизации генератора 2 случайных двоичных кодов. На первый импульс генератора 1 с веро тност ми Р . , j e О, N-1 формируетс двоичный код j , который поступает на адресные входы блоков 3 пам ти группы. |На выходы последних вызываютс (N+1) двоичных кодов, которые задают текущую строку веро тностей Р :«: , (j 1,N) перехода канала св зи в новое состо ние и веро тность Ј:# ошибки при текущем состо нии канала св зи.The pulses of the generator 1 are fed to the synchronization input of the generator 2 random binary codes. On the first impulse of the generator 1 with probabilities P. , j e О, N-1, the binary code j is generated, which is fed to the address inputs of the group 3 memory blocks. | The outputs of the latter are called (N + 1) binary codes that define the current probability row P: ":, (j 1, N) of the transition of the communication channel to the new state and the probability: # errors during the current channel state connection.
Одновременно импульсы генератора через элемент 4 задержки поступают на вход синхронизации веро тностного переключател 5. С веро тностью Б:# импульс опроса по вл етс на первом выходе и с веро тностью 1 - - Јj на втором выходе веро тностного переключател 5. На пр мом выходе триггера 6 формируютс двоичные символы Јо, 1 } искажающей последовательности {E0t-j, синхронные с элементами информационной последовательности В,-}.At the same time, the generator pulses through delay element 4 arrive at the synchronization input of the probability switch 5. With probability B: # a polling pulse appears at the first output and with probability 1 - - Јj at the second output of the probability switch 5. At the direct output trigger 6, binary symbols Јo, 1} of the distorting sequence {E0t-j, synchronous with the elements of the information sequence B, -} are formed.
тгmr
Путем суммировани по модулю дваBy modulo two
последовательностей Е0|) и (В;, реализуемого сумматором 7, информационна последовательность В,- надел етс ошибками, статистика которых задана обобщенной моделью Гилберта.sequences E0 |) and (B ;, implemented by adder 7, information sequence B, is endowed with errors, the statistics of which are given by the generalized Gilbert model.
Методика настройки устройства состоит в следующем.The method of setting up the device is as follows.
В первые N блоков 3 пам ти группы занос т двоичные коды Xt«- , отно- сительные значени которых численно равны соответствующим элементам веро тностной N-размерной квадратной матрицы ||Р{, If (i,j 6 1,N) смены состо ний моделируемого каналаIn the first N blocks of 3 memories of the group, binary codes Xt «- are entered, the relative values of which are numerically equal to the corresponding elements of the probabilistic N-dimensional square matrix || P {, If (i, j 6 1, N) simulated channel
св зи, отличающихс веро тностью по влени ошибок. При этом индекс i означает номер блока пам ти, а инconnections that are likely to cause errors. The index i means the number of the memory block, and
j j
е e
00
деке j-адрес, по которому в 1-м блоке пам ти хранитс двоичный код элемента веро тности Р(. матрицы смены состо ний моделируемого канала св зи.The deck has the j-address at which the binary code of probability element P (. of the state change matrix of the simulated communication channel) is stored in the 1st memory block.
В (N4-1)-и блок 3 пам ти группы занос т двоичные коды условных веро тностей ошибок Ј .j, дл каждого из N возможных состо ний канала св зи.In (N4-1) -and block 3 of the memory of the group, binary codes of conditional probabilities of errors Ј .j are entered for each of the N possible states of the communication channel.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884482073A SU1580387A1 (en) | 1988-09-12 | 1988-09-12 | Device for modeling binary communication channel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884482073A SU1580387A1 (en) | 1988-09-12 | 1988-09-12 | Device for modeling binary communication channel |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1580387A1 true SU1580387A1 (en) | 1990-07-23 |
Family
ID=21398990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884482073A SU1580387A1 (en) | 1988-09-12 | 1988-09-12 | Device for modeling binary communication channel |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1580387A1 (en) |
-
1988
- 1988-09-12 SU SU884482073A patent/SU1580387A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 656045, кл. G 06 G 7/48, 1976. Авторское свидетельство СССР № 1397932, кл. G 06 F 15/20, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3523291A (en) | Data transmission system | |
SU1580387A1 (en) | Device for modeling binary communication channel | |
GB2198317A (en) | Recovery of data clocks | |
SU1540026A1 (en) | Device for modeling discrete communication channel | |
SU1076892A1 (en) | Walsh function generator | |
SU1432515A1 (en) | Random process generator | |
SU1562926A1 (en) | Discrete communication channel simulator | |
SU693359A1 (en) | Cycle generator | |
SU645162A1 (en) | Probabilistic automatic apparatus | |
SU1182641A1 (en) | Versions of generator of measuring pulse sequences | |
SU1015381A1 (en) | Random process generator | |
SU1075267A2 (en) | Simulator of digital communication channel | |
SU1734092A1 (en) | Pseudorandom number sequence generator | |
SU788110A1 (en) | Logic automatic device | |
SU1474669A1 (en) | Device for simulating binary communication channel | |
SU1401629A1 (en) | Device for asynchronous matching of synchronous binary signals | |
SU1285569A1 (en) | Device for generating random time intervals | |
SU657435A1 (en) | K-digit pulse-phase adder | |
SU1636993A1 (en) | Pseudo random sequence generator | |
SU920719A1 (en) | Generator random binary pulse trains | |
SU1377868A1 (en) | Device for simulating network topology | |
SU1355976A1 (en) | Device for transmitting and receiving digital information | |
SU1101820A1 (en) | Random sequence generator | |
SU698032A1 (en) | Device for transmitting and receiving television intellegent signals | |
SU1532958A1 (en) | Device for reception and processing of information |