SU1571766A1 - Способ восстановлени исходного сигнала при дельта-модул ции и устройство дл дельта-демодул ции - Google Patents

Abstract

Изобретение относитс  к технике св зи и вычислительной технике и может использоватьс  в системах передачи информации. Цель - повышение точности восстановлени  исходного сигнала. Это достигаетс  благодар  формированию двух аппроксимирующих сигналов, крутизна одного из которых во врем  действи  пачки однопол рных импульсов увеличиваетс  от импульса к импульсу, а другого падает в пор дке, обратном увеличению крутизны первого сигнала. Устройство, реализующее способ, содержит блок 1 задержки, элемент И 3, арифметико-логический узел 4, цифроаналоговый преобразователь 7 и фильтр 10 нижних частот, а также тактовый генератор 2, интеграторы 5, 6, цифроаналоговый преобразователь 8 и аналоговый сумматор 9. 2 с. и 1 з.п. ф-лы, 8 ил.

Description

Изобретение относитс  к технике i св зи и вычислительной технике и может быть использовано .в системах передачи информации.

Цель изобретени  - повышение точности восстановлени  исходного сигнала .

На фиг.1 представлен график, по сн ющий принцип преобразовани  ана- логового сигнала в дельта-модулиро- ванный (ДМ) сигнал; на фиг.2 - график , по сн ющий восстановление исходного сигнала в соответствии с предлагаемым способом} на фиг.З - блок-схема устройства дл  дельта-демодул ции, на фиг.4 - схема арифметико-логического узла, пример исполнени ; на фиг.З - пор док заполнени  блоков оперативной пам ти; на фиг.6 - алго- ритм работы арифметического блока} на фиг.7 - графики, иллюстрирующие примеры формировани  первого и второго аналоговых сигналов; на фиг.З - график, по сн ющий пример восстанов- лени  сигнала,

При преобразовании по методу дельта-модул ции аналоговый сигнал x(t) представл етс  своей копией y(t) (фиг.1).При этом в канал св зи переда- етс  импульсна  последовательность, г пол рность каждого импульса которой соответствует тому, возрастает или убывает на данном тактовом интервале (периоде) сигнал у(t). При восстанов- лении на приемном конце участки с резким изменением в сигнале x(t) восстанавливаютс  с большими искажени ми (так называемые искажени  по перегрузке ) . Таким участкам сигнала x(t) соответствуют пачки однопол рных импульсов в ДМ-сигнале.

Способ восстановлени  исходного сигнала при дельта-модул ции включает в себ  следующие операции:

задержка импульсной последовательности ДМ-сигнала на врем  T-N, где Т - период повторени  импульсов; N - максимально возможное число импульсов в пачке;

обнаружение в импульсной последовательности ДМ-сигнала пачки однопол рных импульсов;

одновременное формирование первого и второго аналоговых сигналов, возрастание или убывание которых на каждом периоде Т определ етс  пол рностью соответствующего импульса, при этом первый аналоговый сигнал

формируетс  из задержанной импульсной последовательности;

при обнаружении пачки однопол рных импульсов увеличение крутизны первого аналогового сигнала от импульса к импульсу, начина  с некоторого минимального значени  в начале каждой новой пачки (фиг.2), крива  );

одновременно во втором аналоговом сигнале уменьшение крутизны от импульса к импульсу в обратном по сравнению с первым аналоговым сигналом пор дке до минимального значени  в конце той же пачки (фиг.2, крива  U2(t)),

суммирование обоих аналоговых сигналов (фиг.2, крива  U(t)),фильтраци  суммарного аналогового сигнала.

Пачка однопол рных импульсов может содержать и один импульс.

Устройство дл  дельта-демодул ции дл  осуществлени  предлагаемого способа содержит (фиг.З) блок 1 задержки , тактовый генератор , элемент И

3,арифметико-логический узел (АЛУ)

4,первый и второй интеграторы 5 и 6, первый и второй цифроаналоговые преобразователи (ЦАП) 7 и 8, аналоговый сумматор 9 и фильтр 10 нижних частот (ФНЧ).

Блок 1 задержки может быть реализован на N-разр дном регистре сдвига.

Тактовый генератор 2 синхронизируетс  входной последовательностью.

Интеграторы 5 и 6 выполнены двойными .

АЛУ 4 может быть выполнен (фиг.4) на блоке 11 ввода, блоке 12 управлени , первом и втором блоках 13 и 14 оперативной пам ти, первом - дев том блоках 15-23 ключей и арифметическом блоке 24. На фиг.4 обозначены первый - четвертый входы 25-28 и первый и второй выходы 29 и 30 узла.

Блок 11 ввода служит дл  пуска и останова работы блока 12 управлени , который подсчитывает число импульсов в пачке и управл ет работой блоков 15-24.

Блок 13 служит дл  записи в пам ть АЛУ 4 полной информации .о гГоступаю- щей импульсной последовательности L(t).

Устройство работает следующим образом .

Перед началом работы во всех  чейках пам ти блоков 13 и 14 устанавливают О и ключи (К.,... KN) всех блоков 15-23 ключей устанавливают в разомкнутое положение.

Работа АЛУ начинаетс  с приходом первого импульса последовательности L(t) на вход устройства. Последовательность L (t) (т.е. ДМ-сигнал) представл ет собой в данном случае импульсы разной пол рности (фиг.За).

Приход щие импульсы поступают также на вход элемента И 3, на другой вход которого поступают положительные импульсы с выхода генератора 2. При импульсе положительной под рнос- ти в последовательности L(t) на выходе элемента И 3 по вл етс  выходной импульс, а при наличии в последовательности L(t) отрицательных им- , пульсов сигнал на выходе элемента И 3 отсутствует.

Блок 15 ключей работает таким образом , что в момент прихода первого импульса на вход устройства в блоке 15 замыкают ключ К1, при поступлении второго импульса замыкают ключ К блока 15, а ключ К, размыкают и т.д.

В результате в старшем бите D  чеек пам ти А блока 13 записываютс  1, когда в импульсной последовательности L(t) присутствуют импульсы положительной пол рности, и остаютс  О в случае прихода импульсов отрицательной пол рности. Таким образом , бит D  вл етс  знаковым битом .

В млад нем бите 1)  чеек пам ти блока 13 с помощью тамыкани  ключей (К,... KN) блока 16 записываютс  1 при поступлении очередных импульсов в последовательности L(t) независимо от пол рности импульсов. Следовательно , бит D0  вл етс  битом, в котором фиксируетс  приход очередного импульса.

Таким образом, в пам ти АЛУ 4, а именно в блоке 13 пам ти, фиксируетс  вс  информаци  о приход щей импульсной последовательности L(t) (фиг.56, лева  часть).

Синхронизаци  работы блока 12 управлени , всех блоков 15-23 ключей и других блоков АЛУ 2 в соответствии с периодом следовани  приход щих импульсов осуществл етс  с помощью тактового генератора 2, имеющего тактовую частоту, равную частоте следовани  импульсов последовательности L(t)

Второй этап работы АЛУ 4 заключаетс  в обработке данных блока 13 с

цепью выделени  различных групп импульсов: разнопол рных, однопол рных положительных, однопол рных отрицательных , что необходимо в последующем дл  формировани  второго аппроксимирующего напр жени  Ui(t).

Результаты обработки информации, наход щейс  в блоке 13, записываютс  затем в блок 14 пам ти, дл  чего блок 12 управлени  реализует следующую программу.

Сначала в первую  чейку пам ти В блока 14 переписывают содержимое пер- 5 вой  чейки пам ти А, блока 13.

Затем осуществл ют сравнение содержимого знакового бита Dr блока 13

дл  двух соседних  чеек AN и

N+I

путем вычитани  содержимого бита DT  чейки А м.ц из содержимого бита D 7  чейки A N в арифметическом блоке 24 по программе, алгоритм которой приведен на фиг.6 и включает в себ  следующие операции:

проверка выполнени  услови 

АнN+1

0,

если это условие выполн етс , то в  чейку BN блока 14 прибавл ют единицу

в  чейку ВМч.т блока 14 записывают в младший бит De значение 1, производ т проверку выполнени  услови 

А «,-

N+2

0.

если это условие выполн етс , то в  чейки BNH блока 14 прибавл ют по 1, а в  чейку BN+2 блока 14 в младший бит D0 записывают 1, затем производ т проверку выполнени  услови 

45

AN+l A

если это условие выполн етс , то в  чейки В, BN+1 , BN+1 прибавл ют по 1, а в очередную новую  чейку В блока 14 в младший бит D0 записывают 1 и так до тех пор, пока разность между знаковыми битами двух соседних  чеек блока 13 не будет равн тьс  О (т.е. AS-AS-H/O); это означает, что , следующий импульс в последовательности L(t) имеет пол рность, противоположную пол рности предыдущего импуль- са тогда в этом случае осуществл ют

операцию перезаписи содержимого очередной  чейки А5 блока 13 в соответствующую  чейку В5 блока 14 (под тем же номером, что и в блоке 13), затем оп ть производ т сравнение знаковых битов двух соседних  чеек блока 13 и т.д. согласно алгоритму, приведенному на фиг.6.

Содержимое знакового бита D7  чеек В блока 14 соответствует содержимо- |му знакового бита D7  чеек As блока 13, и его получают путем осуществлени  перезаписи содержимого знакового бита D  чеек блока 13 в знаковый бит D7 соответствующих  чеек Bs блока 14 (Фиг.56).

Опрашивание содержимого  чеек блока 14 начинаетс  с момента по влени  первого импульса на выходе блока 1 задержки.

Переход к опрашиванию очередной { чейки пам ти блока 14 определ етс  Йериодом следовани  импульсов тактового генератора 2, частота следовани  Импульсов которого синхронизирована строго в соответствии с частотой следовани  импульсов в последовательности L(t).

В устройстве формируютс  два аппроксимирующих напр жени  U.,(t) и j(t) (первый и второй аналоговые сигналы).

Напр жение U (t) формируетс  обыч- )шм способом путем двойного интегрировани  в интеграторе 5.

Рассмотрим процесс формировани  торого аппроксимирующего1 напр жени  Ua(t), обратно отображенного относительно Dt(t).

В момент времени, соответствующий По влению первого импульса на выходе блока 1 задержки, блок 12 управлени  Выдает команду на считывание содержимого первой  чейки В блока 14. При этом последовательность считыва- йи  должна быть направлена от старших битов к младшим (т.е. в направлении от D6 к D0 ) . Скорость считывани , т.е. переход от одного бита  чейки к другому, определ етс  частотой следовани  импульсов в последовательности L(t).

Управл ющий сигнал, считываемый с  чеек пам ти Бм блока 14, подают на Соответствующий ЦАП: на ЦАП 7 с положительным знаком опорного напр жени  и случае присутстви  в последовательности L(t) импульсов положительной

0

5

5

0

5

0

5

0

5

под рности и на ПАИ 8 с отрицательным знаком опорного напр жени  в случае присутстви  в последовательности) L(t) импульсов отрицательной пол р- норти.

Дл  обеспечени  работы того или иного ЦАП используетс  блок 23 ключей .

Размах импульса напр жени  (т.е. величина напр жени ) на выходе того или иного ЦАП зависит от величины двоичного числа, записанного в соответствующей  чейке пам ти BN блока 14.

В случае присутстви  в последовательней:™ L(t) пачки однопол рных импульсов величина импульсов на выходе ЦАП 7 или 8 уменьшаетс  по мере приближени  к последнему импульсу в пач- ке однопол рных импульсов, поскольку в этом случае уменьшаетс  и величина двоичного числа, записанного в  чейках В ., блока 14.

Г

Именно это и требуетс  дл  формировани  второго аппроксимирующего напр жени  Ut(t), чтобы оно было обратно отображенным относительно U(t). Дл  напр жени  U (t), наоборот, характерно увеличение роста его ступенек по мере увеличени  числа однопол рных импульсов в пачке (фиг.2,7).

После ЦАП 7 и 8 импульсы подают последовательно на двойной интегратор 6, который идентичен интегратору 5. Оба аппроксимирующих напр жени  U, (t) и ) подают далее на входы сумматора 9 и затем на ФНЧ 10, на выходе которого восстанавливают исходный сигнал x(t). Удвоение амплитуды сигнала на выходе сумматора 9 компенсируетс  снижением коэффициента усилени  ФНЧ 10 либо введением делител  в сумматор 9.

Конкретна  величина того или другого напр жени  зависит от момента времени, с которого было начато рассмотрение формировани  напр жений U (t) и иг(ь), поэтому описываетс  изменение крутизны сигналов Ut(t) и U2(t), а не их величина.

На фиг.8 приведены четыре кривые . Сплошна  плавна  крива  соответствует исходному сигналу x(t), который был представлен вз той импульсной последовательностью L(t) из 11 импульсов.

Сплошна  ступенчата  крива  соответствует первому аппроксимирующему напр жению U t(t) .

9 15

Штрихова  ступенчата  крива  соответствует второму аппроксимирующему напр жению U.(t), обратно отображенному относительно U,(t) .

Штрихпунктирна  крива  соответствует полусумме напр жений ) и иг(О. Как видно из фиг.8, последн   крива  значительно точнее отображает исходный сигнал x(t), чем одно аппроксимирующее напр жение U1(t).

Таким образом, точность восстановлени  исходного сигнала повышаетс .

Claims (3)

1. Способ восстановлени  исходного сигнала при дельта-модул ции, включающий в себ  обнаружение пачки однопол рных импульсов в импульсной последовательности входного дельта- 1модулированного сигнала с одновременной задержкой этой импульсной последовательности , формирование из нее первого аналогового сигнала, возрастание или убывание которого на врем  Т действи  каждого импульса входного дельта-модулированного сигнала соответствует заранее заданной пол рности этого импульса, формирование выходного сигнала путем фильтрации аналогового сигнала, отлича ю- щ и и с   тем, что, с целью повышени  точности восстановлени  исходного сигнала, импульсную последовательность задерживают н врем  T-N (N - максимально возможное число импульсов в пачке), одновременно с первым формируют второй аналоговый сигнал, направление изменени  которого аналогично направлению изменени  первого аналогового сигнала, после обнаружени  пачки однопол рных импульсов увеличивают крутизну первого аналогового сигнала с каждым следующим импульсом этой пачки, начина  с минимальной крутизны в момент по влени  каждой пачки однопол рных импульсов, и уменьшают крутизну второго аналогового сигнала с каждым следующим импульсом той же пачки в пор дке, обратном пор дку увеличени  крутизны первого аналогового сигнала, до минимальной крутизны в момент окончани  пачки импульсов , суммируют сформированные таким образом первый и второй аналоговые сигналы, после чего фильтруют суммарный аналоговый сигнал.

ЬЮ

2. Устройство дл  дельта-демодул ции , содержащее блок задержки, информационный вход которого  вл етс  входом устройства, арифметико-логический1 узел, первый цифроаналоговый преобразователь , элемент И и фильтр нижних частот, выход которого  вл етс  выходом устройства, отличающ е е с   тем, что, с целью повышени  точности восстановлени  исходного сигнала, в устройство введены второй цифроаналоговый преобразователь, тактовый генератор, первый и второй интеграторы и аналоговый сумматор, выход элемента И подключен к первому входу арифметико-логического узла, второй вход которого объединен с входом тактового генератора и первым

входом элемента И и подключен к входу устройства, выход тактового генератора соединен с вторым входом элемента И, тактовым входом блока задержки и третьим входом арифметико-логнческого узла, выход блока задержки подключен к входу первого интегратора и четвертому входу арифметико-логического узла, первые и вторые выходы которого соединены с в ходами соответственно

первого и второго цифроаналоговых преобразователен , выходы которых объединены и подключены к входу второго интегратора , выходы первого и второго интеграторов соединены с входами аналотового сумматора, выход которого подключен к входу фильтра нижних частот .

3. Устройство по п.2, отличающеес  тем, что арнфметикологический узел содержит первый и второй блоки оперативной пам ти, первый - дев тый блоки ключевых элементов, арифметический блок, блок ввода и блок управлени , информационные вхоДЬ1 первого и второго блоков ключей объединены соответственно с первым и вторым входами блока ввода и  вл ютс  соответственно первым и вторым входами узла, третий и четвертый входы блока ввода  вл ютс  одноименными входами узла, выход -блока ввода соединен с входом блока управлени , первые , -вторые и третьи выходы которого подключены к управл ющим входам соответственно первого - четвертого блоков ключей, п того - дев того блоков ключей и арифметического блока, выходы первого и второго блоков ключей соединены соответственно с первым и

x(t);y(t)

W

Фиг.1

W /

I

I

Т 2Т ЗТ ЦТ 57 67 7Т Фиг. 2

, ,

Ґ i

°ff

°a a a

ftr - - - Ht

99ZUSI

1. В  ч. Вн регистра Р2 придадАЯют 2.8  ч. BM регистра Р2 записывают Г 3. Производ т проверку Выполнений услови  AN+-AN z 0, если условие выполн етс , то в  чейки Вн и BN+i регистра Р2 прибавл ют по П1п, Ь  чейку регистра PZ записывают / и т.д.

Проверка тьтолнени  усладил

AN 0

Ла

Вн регистра Р2 придадАЯют M регистра Р2 записывают Г од т проверку Выполнений AN+-AN z 0, если услоолн етс , то в  чейки Вн и гистра Р2 прибавл ют по П1п, у регистра PZ запи / и т.д.

нет

Производ т перезапись содержимого  чейки А регистра Р1 д  чейку BN+, регистра Р2

U1

J ON ОЧ

Фиг.6

а

Зо  now// из иппульсов отрицательной ПОЯПРХОСГЧ

т гт зт tт гт зт t

-W

ft дл почки иъ четыре. инпульсов положительной пол  носту

+ U,(V

т гт зт ът

Ш одиночны мпу ков (огрцотешон и положительно

0 О Т tA +UM

ЩИ)

U,(V

г - W)

bUttt)

т гт зт ttT t

Фиг. 7

т

)

U2(t) Ul(t)

f 1 3 Ч В В 7

bjsZssJ

9 10 11 L (t)

Фиг.8