SU1566501A2 - Устройство цикловой синхронизации - Google Patents

Abstract

Изобретение относитс  к электросв зи. Цель изобретени  - уменьшение времени восстановлени  синхронизма. Устройство содержит регистр 1 сдвига, дешифратор 2, эл-ты И 3,9, 11 и 13, распределитель 4 импульсов, выделитель 5 тактовой частоты, делитель 6 частоты, эл-т НЕТ 7, RS-триггеры 8 и 14, эл-т НЕ 10, счетчик 12 импульсов и одновибратор 15. При потере синхронизма происходит смещение сигналов, формируемых распределителем 4 и делителем 6, относительно сигнала с дешифратора 2, причем смещенные сигналы с распределител  4 и делител  6 попадают в зону синхросигнала. По первому же сигналу с эл-та НЕТ 7 устанавливаетс  RS-триггер 8 в состо ние "1" и одновременно запускаетс  одновибратор 15. Он запрещает на врем  формировани  его отрицательного импульса прохождение сигнала с дешифратора 2 через эл-т И 9. По окончании этого импульса эл-т И 9 открываетс , и первый же импульс с дешифратора 2 устанавливает делитель 6 в состо ние "0" и сбрасывает RS-триггеры 8 и 14 в состо ние "0", запрещающее повторный запуск одновибратора 15. Цель достигаетс  введением RS-триггера 14 и одновибратора 15. 1 ил.

Description

Изобретение относится к электросвязи, может быть использовано в цифровых системах синхронизации по циклам и является усовершенствованием устройства по авт,св. Ν’ 1160582,

Цель изобретения - уменьшение времени восстановления синхронизма.

На чертеже представлена блок-схема устройства цикловой синхронизации.

Устройство цикловой синхронизации содержит регистр 1 сдвига, дешифратор 2, первый элемент И 3, распределитель 4 импульсов, выделитель 5 тактовой частоты, делитель 6 частоты, элемент НЕТ 7 первый RS-триггер 8, второй элемент И 9, элемент НЕ 10, третий элемент И 11, счетчик 12 импульсов, дополнительный элемент И 13, второй RS-триггер 14 и однойибратор 15. 2θ

Устройство цикловой синхронизации работает следующим образом,

Входной цифровой сигнал поступает на вход регистра 1 ина вход выделителя 5. Поступающий цифровой сигнал продвигает~25 ся по разрядам регистра 1. С выхода регистра 1 комбинации информационных бит в параллельном коде поступают на входы дешифратора 2 и каждая комбинация символов', аналогичная синхронизирующей, вызывает формирование сигнала на его выходе.

Если устройство цикловой синхронизации находится в состоянии синхронизма, то сигнал с выхода дешифратора 2 совпадает по времени с цикловым синхросигналом распределителя 4, появляющимся один раз за цикл. Оба эти сигнала, поступающие одновременно на два входа дополнительного элемента И 13, приводят к формированию на его выходе сигнала, который сбрасывает счегчик 12 з нулевое состояние. При этом элемент И 3 находится в закрытом состоянии из-за отсутствия разрешающего сигнала с выхода счетчика 12, Сигнал разрешения формируется только при поступлении на вход счетчика 12 определенного количества импульсов, равного его коэффициенту счета. Кроме того, сигнал, формируемый делителем 6, также совпадает по времени с инверсией сигнала, вырабатываемого распределителем 4, а следовательно, и с сигналом, формируемым дешифратором 2, Инверсия сигнала распределителя 4 с выхода элемента НЕ 10 закрывает третий элемент И 11 на время существования циклового сигнала распре делителя 4. Из-за помех, а также проскальзывания в аппаратуре уплотнения высших порядков цикловые распределители на передающей стороне могут разойтись на несколько бит. Поэтому при поиске новой позиции синхросигнала сначала используется окрестность синхросигнала. При использовании в качестве синхросигнала кодов с 1 критической точкой зона синхросигнала, включающая о-1 позиций справа·,от синхронизма и ο-l позицию слева от синхросигнала, не содержит ложных синхрогрупп и поэтому время поиска синхросигнала сокращается до одного цикла. При потере синхронизма происходит смещение сигналов, формируемых распределителем 4 и делителем 6 относительно сигнала с дешифратора 2, причем смещенные сигналы с распределителя 4 и делителя 6 попадают в зону синхросигнала, По первому же сигналу с выхода элемента НЕТ 7. первый RS-триггер 8 устанавливается в единичное состояние и одновременно запускается одновибратор 15, запрещающий на время формирования отрицательного импульса на его выходе прохождение сигнала с дешифратора 2 через второй элемент И 9, По окончании импульса с одновибратора 15 второй элемент И 9 открывается и первый же импульс с дешифратора 2 устанавливает делитель 6 в нулевое состояние и сбрасывает первый и второй RS-триггеры 8 и Г4 в нулевое состояние, запрещающие повторный заггуск одновибратора 15. Если сигнал с выхода элемента НЕТ 7 был вызван искажением синхросигнала, то подтверждается предыдущее состояние делителя 6 и устройство цикловой синхронизации .возвращается в исходное состояние. Если сигнал с выхода элемента НЕТ 7 был^ыэван потерей синхронизма, то после установки делителя 6 в нулевое состояние сигнал с выхода делителя 6 начинает несовпадать с сигналом на выходе распределителя 4.

Счетчик 12 начинает заполняться и •после получения необходимого числа >импульсов через третий элемент И 11 открывает первый элемент И 3 и происходит обнуление распределителя 4. Одновременно сигналом с выхода счетчи, ка 12 второй RS-триггер 14 устанавливается в единичное состояние, подготавливая следующий поиск синхросигнала. После обнуления распределителя 4

1566501 6 он начинает работать в режиме, соответствующем новому состоянию синхронизма. Счетчик 12 сбрасывается в нулевое состояние сигналом с выхода дополнительного элемента И 13.

Claims (1)

1. Формула изобретения Устройство цикловой синхронизации по авт.св. № 1160582, о т л и ч а ю - |θ щ е е с я тем, что, с целью уменьшения времени восстановления синхронизма, в него дополнительно введены второй

   RS-триггер и одновибратор, причем выход счетчика импульсов подсоединен к объединенным второму входу первого элемента И и S-входу второго RS-триггера, R-вход которого подключен к объединенным выходу второго элемента И, входу Сброс делителя частоты и R-входу второго RS-триггера, выход которого через одновибратор подключен к третьему входу второго элемента И, выход элемента НЕТ подключен к второму входу одновибратора.