SU748838A1

SU748838A1 - Устройство дл синхронизации импульсных последовательностей

Info

Publication number: SU748838A1
Application number: SU772515638A
Authority: SU
Inventors: Андрей Валентинович Курилов
Original assignee: Предприятие П/Я Р-6609
Priority date: 1977-08-08
Filing date: 1977-08-08
Publication date: 1980-07-15

Description

1

Изобретение относитс к импульсной технике и может быть применено при построении аппаратуры тестировани и настройки оборудовани цифровых сис-j тем св зи и вычислительной техники.

Известно устройство дл синхронизации импульсных последовательностей,, содержащее вьщелитель тактовой частоты , генератор эталонной последова-- Q тельности, регистр сдвига, элемент запрета, элементы И, первые входы первого и второго из которых объединены, два RS-триггера и инвертор 1.

Недостаток известного устройства заключаетс в низкой надежности и ограниченном диапазоне структур измерительных последовательностей.

Цель изобретени - повышение надежности устройства и расширениГе диапа- JQ зона структур синхронизируемых послецовате гпьностей .

Поставленна цель достигаетс тем, что в устройство дл синхронизации импульсных последовательностей, со- jj держащее выделитель тактовой частоты, генератор эталонной последовательнос ти, регистр сдвига, элемент запрета, элементы И, первые входы первого и второго из которых объединены, два Q

RS-триггера и инвертор, в него дополнительно введены элемент несовпадени и синхрогенератор, выход которого соединен с первым входом третьего элемента И и через инвертор с первым входом первого элемента И, выход которого подключен к информационному входу регистра сдвига, пр мой выход первого разр да и инверсный выход второго разр да которого через четвертый элемент И подключены к запрещающему входу элемента запрета и S-входу первого RS-триггера, R-вxoдf которого соединен с выходом третьего элемента И, а пр мой и инверсный выходысо вторыми входами первого и второго элементов И соответств.енно, причем элемент запрета через генератор эталонной последовательности соединен с первым входом элемента несовпадени , информационный вход элемента запрета через вьщелитель тактовой частоты подключен к входной шине и второму входу элемента, несовпадени , выход которого соединен со вторым входом третьего элемента И, третий вход которого соединен с выходом второго RS-триггера, S и R входы которого подключены к выходу второго элемента И

И Шине синхронизации соответственно, а выход выделител , тактовой частоты соединеи с тактовым входом регистра сдвига.

На фиг. 1 приведейа схема устройства дл синхронизации импульсных последовательностей; на фиг. 2 - временные диаграмкы его работы.

Устройство содержит выделитель 1 тактовой чистоты, выход которого соединен с информационным входом элемента 2 запрета, выход которого черёэ генератор 3 эталонной последовательности соединен с первым входом элемента 4 несовпадени , элементы 58 И, RS-триггеры 9, 10, сиНхрогенёратор 11,регистр 12 сдвига, тактовый вход которого подключен к «выходу выделител 1 тактовой частоты, а пр мой выход первого разр да и инверсный выход второго разр да через элемент 5 и подключены к запрещающему входу эле мента 2 запрета и S-входу RS-триггера . Вход выделител 1 подключен к входной шине 13 и второму входу элемента 4 несовпадени . Входы элемента 6 И соединены соответственно с выходами RS-триггера 10, элемента 4 и синхрогенератора 11, выход которого через инвертор 14 подключен к первым входам элементов 7 и 8 И, вторые входы которых соединены соответственно с пр мым и инверсным выходами триггера 9, R-вход которого соединен с выходом элемента 6 И. Выход элемента 7 соединен с информационным входом регистра сдвига, выход элемента 8 с S-вхрдом триггера 10, Н-вход которого подключен , к шине 15 синхронизации.

Устройство работает следующим образом .

Измерительна импульсна последовательность (фиг. 2 ) поступает на шину 13. На выходе выделител 1 формируютс тактовые импульсы (фиг. 26), соответствующие данной измерительной последовательности. Через элемент Запрета, управл емый сигналом с выхода элемента 5, тактовые импульсы (фиг. 26) запускают гбнератор 3 эталонной последовательности. На элементе 4 несовпадени сравниваютс измерительна (фиг. 2а) и эталонна (фиг. 21.) последовательности. Сигналы с выхода элемента Несовпадени (фиг. 2в) поступают на вход элемента 6 и на другие входы которого поступают сигналы с выходов синхрогёнёратора 11 (фиг. 2е) и триггера 10 (фиг. , на входы которого сигналы подаютс с шины 15 (фиг. 2Ъ) и с выхода элемента 8 (фиг. 2м) . Си1нал, сформированный на выходе элемента б И (фиг. 2к), устанавливает триггер 9 в положение (фиг. 2л), при котором открыт элемент 7 И, на другой вход которого поступает проинвертировакный сигнал (фиг. 2и) синхрогенерато-; ра. Сигнал с выхода элемента 7 поступает на информационный вход регистра и с приходом тактового импульса по вл етс на пр мом: выходе первого разр да , а с приходом следующехо тактового импульса по вл етс на-пр мом, выходе первого .разр да, а с приходом следующего тактового импульса по вл етс на инверсном выходе второго разр да регистра. На выходе элемента 5 импульс по вл етс с по влением импульса на выходе первого разр да и обрываетс с по влением импульса (паузы ) на инверсном выходе второго разр да . Каждый разр д регистра обеспечивает задержку входного сигнала на такт. Поэтому импульс на выходе элемента 5 имеет длительность, равную такту, и сдвинут относительно начала сигнала на выходе элемента 7 тоже на такт, что обеспечивает устойчивую работу .схемы. Сигнал на выходе элемен та 7 (ф.иг. 2н) зависит от состо ни триггера 9 и обрьаваетс после переклю ени триггера 9. Сигнал с выхода элемента 5 обеспечивает формирование импульса запрета (фиг. 2о) длительностью в один тактовый Интервал.

В результате в случае, когда эталонна последовательность (фиг. 2 опережает измерительную (фиг. 2а), , эташонна последовательность згщерживаетс на один такт (поскольку сдвиг эталонной последовательности осуществл етс исключением одного тактового импульса на выходе выделител тактовой частоты), и, наконец, в результат нескольких циклов работы оказываетс совпадающей по фазе С контрольной последовательностью, чем и завершаетс процесс синхронизации. По окончании синхронизации схема блокирует.с до поступлени нового импульса на шину 15, означающего начало другого процесса синхронизации. По окончании синхронизации этешонный и измерительный .сигналы должны совпадать по фазе, т.е. совпадать посимвольно .(последующие несовпадени классифицируютс как ошибки, возникающие в исследуемой системе).

Устройство применимо дл синхрони- зации импульсных последовательностей любой .структуры оно проще и надежнее известных.

Claims

Формула изобретени

Устройство дл синхронизации импульсных последовательностей, содержащее выделитель тактовой частоты, генератор эталонной последовательности , регистр сдвига, элемент запрета, элементы И, первые входы первого и второго из которых объединены, два RS-триггера и инвертор, о т л и ч а ю щ е е с тем, что, с целью повышени надежности и расширени диапазона структур синхронизируемых

последовательностей, в него дополнительно введены элемент несовпадени и синхрогенератор, выход которого соединен с первым входом третьего элемента И и через инвертор с первым входом первого элемента И, выход которого .подключен к информационному входу регистра сдвига, пр мой выход первого разр да и инверсный выход второго разр да которого через четвертый элемент И подключены к запрещающему входу элемента запрета и Sвходу первого RS-триггера, R-вход которого соединен с выходом третьего элемента И, а пр мой и инверсный выходы - со вторыми входами первого и второго элементов И соответственно, причем элемент запрета через генератор эталонной последовательности соединен с первым входом элемента несовпадени , информационный вход элемента запрета через выделитель тактовой частоты подключен к входной шийе и второму входу элемента несовпадени , выход которого соединен со вторым входом третьего элемента И, третий вход которого соединен с вызгодом второго RS-триггера, S и R входи ко торого подкл1очены к выходу второго элемента И и шине синхронизации соОтвётственно , а выход выделител тактовой частоты соединен с тактовым входом регистра сдвига.

Щеточники информации, прин тые во внимание при экспертизе 5 1, Левин Л.С.I Плоткин М.А. Осно1 ы построени цифровых систем Tiepeдачи . М., Св зь, 1975, с. 117, ;РИС, 4.1 (прототип).

«V

Г

uC