SU1562918A1 - Logic analyzer - Google Patents

Logic analyzer Download PDF

Info

Publication number
SU1562918A1
SU1562918A1 SU874308317A SU4308317A SU1562918A1 SU 1562918 A1 SU1562918 A1 SU 1562918A1 SU 874308317 A SU874308317 A SU 874308317A SU 4308317 A SU4308317 A SU 4308317A SU 1562918 A1 SU1562918 A1 SU 1562918A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
group
analyzer
counter
inputs
Prior art date
Application number
SU874308317A
Other languages
Russian (ru)
Inventor
Александр Николаевич Бучнев
Владимир Родионович Горовой
Евгений Иванович Карпунин
Владимир Алексеевич Корнеев
Василий Иванович Песоченко
Original Assignee
Предприятие П/Я Р-6052
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6052 filed Critical Предприятие П/Я Р-6052
Priority to SU874308317A priority Critical patent/SU1562918A1/en
Application granted granted Critical
Publication of SU1562918A1 publication Critical patent/SU1562918A1/en

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

Изобретение относитс  к цифровой технике и может быть использовано в устройствах контрол  и диагностики ЭВМ. Цель изобретени  - повышение достоверности контрол . Логический анализатор содержит элемент И 1, генератор 2 тактовых импульсов, счетчик 3, первый и второй формирователь 4 и 5 импульсов, счетчик 6, регистр 7, блок 8 пам ти. Повышение достоверности контрол  достигаетс  за счет введени  в анализатор формирователей импульсов. Анализатор позвол ет повысить разрешающую способность временных соотношений поступлени  одного фронта сигналов относительно другого. 2 ил.The invention relates to digital technology and can be used in computer monitoring and diagnostics devices. The purpose of the invention is to increase the reliability of the control. The logic analyzer contains an AND 1 element, a generator of 2 clock pulses, a counter 3, a first and a second driver 4 and 5 pulses, a counter 6, a register 7, a block 8 of memory. An increase in the reliability of control is achieved by introducing a pulse shaper into the analyzer. The analyzer allows you to increase the resolution of the time ratios of the arrival of one front of signals relative to another. 2 Il.

Description

16sixteen

1818

5five

2222

Кбл.6Qbl.6

10ten

11eleven

19nineteen

Фиг. 2FIG. 2

Claims (1)

Формула изобретен с группой разрядных счетчика, вход режима счетчика соединен с режима работы аналиЛогический анализатор, содержащий блок памяти, первый и второй счетчики, регистр, элемент И, генератор тактовых импульсов, причем выход генератора тактовых импульсов соединен со счетным входом первого счетчика, группа информационных входов анализатора соединена входов второго работы второго входом задания затора, группа информационных выходо^ которого соединена с Группой выходов блока памяти, группа адресных входов которого соединена с группой разрядных выходов второго счетчика, о тличающийся тем, что, с целью повышения достоверности контроля за счет повышения разрешающей способности анализатора, в него введены первый и второй формирователи импульсов, причем вход начальной установки устройства соединен с входами начальной установки первого формирователя импульсов и регистра, вход синхронизации анализатора соединен с'входом синхронизации первого формирователя импульсов, вход запуска которого соединен с информационным входом анализатора, вход строба записи которого соединен с входом записи второго счетчика , счетный вход которого соединен с входом записи регистра, первым.входом элемента И, входом синхронизации второго Формирователя импульсов и с первым выходом первого формирователя импульсов, второй выход которого соединен с входом разрешения счета первого счетчика, вход обнуления которого соединен с выходом второго Формирователя импульсов, установочный вход которого соединен с входом задания режима работы анализатора, с входом режима записи-чтения блока памяти и вторым входом элемента И, группа информационных входов блока памяти соединена с группой выходов регистра, группа информационных входов которого соединена с группой разрядных выхоIQ дов первого счетчика, выход элементаThe formula is invented with a group of bit counters, the input of the counter mode is connected to the operating mode of the analyzer. A logic analyzer containing a memory unit, first and second counters, a register, an element And, a clock generator, the output of the clock generator connected to the counting input of the first counter, a group of information inputs the analyzer is connected to the inputs of the second operation by the second input of the mash job, the group of information outputs of which is connected to the group of outputs of the memory block, the group of address inputs of which is connected to a group of discharge outputs of the second counter, characterized in that, in order to increase the reliability of control by increasing the resolution of the analyzer, the first and second pulse shapers are introduced into it, and the input of the initial installation of the device is connected to the inputs of the initial installation of the first pulse shaper and register, input the synchronization of the analyzer is connected to the synchronization input of the first pulse shaper, the trigger input of which is connected to the information input of the analyzer, the input of the recording strobe of which о is connected to the recording input of the second counter, the counting input of which is connected to the register recording input, by the first input of the And element, the synchronization input of the second Pulse Shaper and with the first output of the first pulse shaper, the second output of which is connected to the resolution enable input of the first counter, the zeroing input of which connected to the output of the second Pulse former, the installation input of which is connected to the input of the specifying the operating mode of the analyzer, with the input of the write-read mode of the memory unit and the second input of the And element, group and the data inputs of the storage unit is connected to the register group outputs, group of information inputs of which is connected with a group of bit rows vyhoIQ first counter, an output of И соединен с входом разрешения работы блока памяти.And connected to the input of the permission of the memory block. Редактор И. Шулла Editor I. Shulla Составитель И. Иваныкин Техред Л.Сердюкова Корректор С.Черни Compiled by I. Ivanykin Tehred L. Serdyukova Corrector S. Cherni Заказ 1065 Order 1065 Тираж 566 Подписное Circulation 566 Subscription ВНИИПИ Государственного 113035, VNIIIPI State 113035, комитета по изобретениям и открытиям при ГКНТ СССР Москва, Ж-35, Раушская наб., д. 4/5 Committee for Inventions and Discoveries at the State Committee for Science and Technology of the USSR Moscow, Zh-35, Raushskaya nab., 4/5
Производственно-издательский комбинат Патент, г.Ужгород, ул. Гагарина,101Production and Publishing Plant Patent, Uzhgorod, st. Gagarina, 101
SU874308317A 1987-06-22 1987-06-22 Logic analyzer SU1562918A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874308317A SU1562918A1 (en) 1987-06-22 1987-06-22 Logic analyzer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874308317A SU1562918A1 (en) 1987-06-22 1987-06-22 Logic analyzer

Publications (1)

Publication Number Publication Date
SU1562918A1 true SU1562918A1 (en) 1990-05-07

Family

ID=21328601

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874308317A SU1562918A1 (en) 1987-06-22 1987-06-22 Logic analyzer

Country Status (1)

Country Link
SU (1) SU1562918A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1251711, кл. G 06 F il/00, 1986. Авторское свидетельство СССР № 1283771, кл. G 06 F 11/00, 1987. *

Similar Documents

Publication Publication Date Title
US4395764A (en) Memory device utilizing shift registers for data accessing
JPH052873A (en) Semiconductor storage device
EP0561306A2 (en) Clock-synchronous semiconductor memory device and method for accessing the device
US4112513A (en) Method for refreshing storage contents of MOS memories
JPH02257494A (en) Sequentral reading access for series memory having starting address determined by users
KR930024012A (en) Semiconductor memory
KR100372245B1 (en) Semiconductor memory device for controlling sequentially word lines
SU1562918A1 (en) Logic analyzer
JPH1069430A (en) Semiconductor storage
KR950020127A (en) Semiconductor memory circuit control method
JPS6146916B2 (en)
SU1251187A1 (en) Device for checking memory blocks
SU1298742A1 (en) Random process generator
GB909783A (en) Magnetic core memory operation
SU1418699A1 (en) Device for retrieving information from punched tape
SU1236491A1 (en) Interface for linking source and receiver of information
SU1341683A1 (en) Device for checking read-only memory
SU1160410A1 (en) Memory addressing device
SU1173414A1 (en) Program control device
SU1649531A1 (en) Number searcher
SU1589284A1 (en) Device for input of information
SU1647655A1 (en) Self-testing working memory
SU1251176A1 (en) Multichannel storage
SU1418811A2 (en) Multichannel memory
SU1241239A1 (en) Stochastic transformer