SU1562908A1 - Frequency multiplier - Google Patents
Frequency multiplier Download PDFInfo
- Publication number
- SU1562908A1 SU1562908A1 SU884467138A SU4467138A SU1562908A1 SU 1562908 A1 SU1562908 A1 SU 1562908A1 SU 884467138 A SU884467138 A SU 884467138A SU 4467138 A SU4467138 A SU 4467138A SU 1562908 A1 SU1562908 A1 SU 1562908A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- counter
- register
- Prior art date
Links
Landscapes
- Electric Clocks (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в устройствах обработки частотной информации. Целью изобретени вл етс расширение области применени за счет обеспечени возможности одновременной коррекции характеристик преобразовани первичных и вторичных измерительных преобразователей. Умножитель частоты содержит узел 1 управлени , первый счетчик 2, первый регистр 3, сумматор 4, второй счетчик 5, элемент 6 задержки, генератор 7 тактовых импульсов, делитель 8 частоты, блок 9 формировани кода коррекции, второй регистр 10 и блок 11 пам ти, соединенные между собой функционально. Узел 1 управлени содержит два формировател 12, 13 импульсов, два элемента И 14, 15, элемент 16 задержки и элемент ИЛИ 17 с соответствующими функциональными св з ми. 1 з.п. ф-лы, 2 ил.The invention relates to computing and can be used in frequency information processing devices. The aim of the invention is to expand the field of application by enabling the simultaneous correction of the conversion characteristics of the primary and secondary transducers. The frequency multiplier contains the control node 1, the first counter 2, the first register 3, the adder 4, the second counter 5, the delay element 6, the clock pulse generator 7, the frequency divider 8, the correction code generation unit 9, the second register 10 and the memory block 11, interconnected functionally. The control unit 1 comprises two formers 12, 13 pulses, two elements AND 14, 15, a delay element 16 and an element OR 17 with corresponding functional links. 1 hp f-ly, 2 ill.
Description
Изобретение относитс к вычислительной технике и может быть использовано в устройствах обработки частотной информации.The invention relates to computing and can be used in frequency information processing devices.
Целью изобретени вл етс расширение области применени за счет возможности одновременной коррекции характеристик преобразовани первичных и вторичных измерительных преобраэо- вателей.The aim of the invention is to expand the field of application due to the possibility of simultaneous correction of the conversion characteristics of primary and secondary transducers.
На фиг. 1 представлена функциональна схема умножител частоты-, на фиг„ 2 - функциональна схема блока формировани кода коррекции.FIG. 1 is a functional diagram of a frequency multiplier; FIG. 2 is a functional diagram of a correction code generation unit.
Умножитель содержит узел 1 управлени , первый счетчик 2, первый регистр 39 сумматор 4, второй счетчик 5, элемент 6 задержки, генератор 7 тактовых импульсов, делитель 8 час™ тоты, блок 9 формировани кода коррекции , второй регистр 10 и блок И пам ти, соединенные между собой функционально 9 причем узел 1 управлени содержит первый 12 к второй 13 фор™ мирователи импульсов, первый 14 и второй 15 элементы И, элемент 16 задержки и элемент ИЛИ 17 с соответствующими функциональными св з ми.The multiplier contains a control unit 1, a first counter 2, a first register 39, an adder 4, a second counter 5, a delay element 6, a clock generator 7, a divider 8 hour ™ divider, a correction code generation unit 9, a second register 10, and a memory block, functionally interconnected 9, where the control unit 1 contains the first 12 to the second 13 formors of the impulses, the first 14 and the second 15 AND elements, the 16 delay element and the OR 17 element with the corresponding functional links.
- Блок 9 формировани кода коррекции- Correction code generation unit 9
содержит первый счетчик J8, формиро- ватель J9 импульсов, второй счетчик 20, элемент ИЛИ 21, m дешифраторов 22 и делитель 23 частоты, соединенные между собой функционально,contains the first counter J8, the pulse generator J9, the second counter 20, the element OR 21, m decoders 22 and the frequency divider 23, which are functionally interconnected,
Умножитель частоты работает следующим образом.The frequency multiplier works as follows.
Импульсы входной последовательности FK приход т на первый вход узла 3 управлени , где подаютс на вход формировател 12 импульсов ,-который формирует импульсы по переднему Фронту импульсоз входной последовательности F. Формирователь 13 импульсов обес- печивает формирование импульсов на его выходе с некоторой задержкой .,, относительно импульсов с выхода Формировател 12 импульсов, т.е. импульсы на выходах формирователей сдвинуты один относительно другого на интервал времени, равныйц,. Это необходимо дл того, чтобы к моменту формировани второго управл ющего импульса успел закончитьс переходный процессThe pulses of the input sequence FK arrive at the first input of the control unit 3, where the pulse generator 12 is fed to the input, which produces pulses along the anterior front pulse of the input sequence F. The pulse former 13 provides for the formation of pulses at its output with some delay. relative to the pulses from the output of the shaper 12 pulses, i.e. the pulses at the outputs of the formers are shifted one relative to the other by an interval of time equal to ,. This is necessary so that by the time of the formation of the second control pulse the transient process is complete.
в соответствующих элементах и узлах, т.е. дл обеспечени надежной работы устройства (исключение гонок в цеп х управлени ).in the corresponding elements and nodes, i.e. to ensure reliable operation of the device (excluding races in the control circuits).
Элементы И 14 и 15, элемент 16 задержки , а также элемент ИЛИ 17 обеспечивают синхронизацию управл ющих импульсных последовательностей с выхода Формировател 12 импульсов с импульсами блока 9 Формировани кода коррекции, поступающими на второй вход узла 1 управлени . Така синхронизаци необходима дл того, чтобы исключить возможность нарушени работы умножител . В том случае, когда импульсы с выхода формировател 12 импульсов и выхода синхронизации блока 9 формировани кода коррекции формируютс одновременно, элемент 14 закрыт (по инверсному входу), а элемент И 15 открыт. При этом импульс, который формируетс на выходе элемента И 15, проходит через элемент 16 задержки и далее через элемент ИЛИ 17 на выход узла 1 управлени . В любых других случа х открыт элемент И 4S а элемент И 15 закрыт и, следовательно , сигнал с выхода Формировател 12 импульсов проходит через элементы И 14 и ИЛИ 17 на выход. узла 1 управлени „Elements 14 and 15, delay element 16, and also OR element 17 provide synchronization of control pulse sequences from the output of Shaper 12 pulses with the pulses of Correction Code Formation 9, received at the second input of control unit 1. Such synchronization is necessary in order to exclude the possibility of malfunction of the multiplier. In the case when the pulses from the output of the pulse generator 12 and the synchronization output of the correction code generation unit 9 are formed simultaneously, the element 14 is closed (via the inverse input), and the And 15 element is open. In this case, the impulse that is formed at the output of the AND element 15 passes through the delay element 16 and further through the OR element 17 to the output of the control unit 1. In any other cases, the element AND 4S is open and the element AND 15 is closed and, therefore, the signal from the output of the Shaper 12 pulses passes through the elements AND 14 and OR 17 to the output. unit 1 control "
Задержка обеспечиваема элементом 16 задержки, и временной интервал С, выбираютс исход из условийThe delay provided by the delay element 16, and the time interval C, are selected based on the conditions
jr Л /INjr l / in
2 СЭ( СЪ °а ) С1) 2 SE (Cb ° a) C1)
5five
где ( Јen« ) суммарное врем переключени регистра 1 0 и блока 11 пам тиwhere (Јen ") the total switching time of the register 1 0 and memory block 11
Когда услови (1) выполн ютс , сигнал на управл ющем входе сумматора 4 по вл етс лишь после того, как закончитс переходный процесс (врем переключени соответствующих элементов ) в дополнительном регистре 10 и блоке 11 пам ти.When conditions (1) are fulfilled, the signal at the control input of the adder 4 appears only after the transient (switching time of the corresponding elements) in the additional register 10 and memory block 11 is over.
В счетчике 2 (числа импульсов) в течение интервала времени, равного периоду Т к следовани импульсов последовательности Fje, Формируетс код, определ емый какIn counter 2 (the number of pulses), during a time interval equal to the period T to the pulse sequence Fje, a code is generated, defined as
иand
NN
т«t "
T«-Fn.M T "-Fn.M
где FQ частота на выходе генератора 7 тактовых импульсов; М - коэффициент делени делител 8 частоты.where FQ is the frequency at the generator output 7 clock pulses; M is the division factor of the frequency divider 8.
Сигнал с второго выхода узла 1 управлени поступает на управл ющий вход сумматора 4, ив сумматоре формируетс сумма М двух кодов - кодового эквивалента NT периода следовани импульсов входного сигнала и кода коррекции М, поступающего на сумматор с выходов блока 11 пам ти, т.е.The signal from the second output of the control unit 1 is fed to the control input of the adder 4, and the sum M of two codes is formed in the adder - the code equivalent NT of the pulse period of the input signal and the correction code M supplied to the adder from the outputs of the memory block 11, i.e.
NЈ NЈ
NT + тхNT + tx
N.N.
Затем импульсом с первого выхода узла 1 управлени содержимое сумма - тора 4 переписываетс в регистр 3. Код из регистра 3 переписываетс в счетчик 5 каждым импульсом, формирующимс на выходе старшего разр да счетчика. Период по влени импульсов на выходе счетчика 5 определ етс какThen, the pulse from the first output of the control node 1 contents the sum of the torus 4 is rewritten into register 3. The code from register 3 is rewritten into counter 5 with each pulse generated at the output of the high bit of the counter. The period of occurrence of pulses at the output of counter 5 is defined as
Т.- (NT + NK)-T0.T.- (NT + NK) -T0.
Импульсы с выхода счетчика 5 поступают на выход умножител , а также проход т через элемент 6 задержки и обеспечивают перепись содержимого регистра 3 в счетчик 5. Таким образом, частота следовани импульсов на выходе умножител определ етс выражениемThe pulses from the output of counter 5 are fed to the output of the multiplier, and also pass through delay element 6 and provide a copy of the contents of register 3 to counter 5. Thus, the pulse frequency at the output of the multiplier is determined by the expression
г,F0g, F0
1М N + N,1M N + N,
Так как N.Since N.
НТNT
N,N,
(где(Where
N откорректированное значение кодового эквивалента периода Тх следовани импульсов входного сигнала), то справедлива записьN is the corrected value of the code equivalent of the period Tx of the pulse of the input signal), then the record is valid
-i-i
где Тwhere t
NzeNze
XK XK
Тх -F М ,TH -F M,
Ч о /H o /
откорректированный с заданной точностью период следовани импульсов (без систематической погрешности) входной последовательности F при заданном значении входной вли ющей величины (температуры).the period of impulse correction (without systematic error) of the input sequence F corrected with a given accuracy for a given value of the input influence quantity (temperature).
Таким образом, частота следовани импульсов на выходе умножител равнаThus, the pulse frequency at the output of the multiplier is equal to
МM
Я I
Т -F KK оT -f kk o
F M УК х ч F M UK x h
Коды коррекции формируютс следующим образом.Correction codes are generated as follows.
Частотно-импульсный сигнал, несущий информацию о дестабилизирующей величине (например, температуре), вл ние которой необходимо скомпенсировать , поступает от соответствующего датчика на вход блока 9 формировани кода коррекции. В течение заданного интервала времени Тц, определ емогоThe pulse frequency signal carrying information about the destabilizing value (for example, temperature), which must be compensated, comes from the corresponding sensor to the input of the correction code generating unit 9. During a specified time interval TC, defined
56290865629086
коэффициентом пересчета делител 23 частоты, импульсы входного сигнала поступают на вход счетчика 18 (числа импульсов). Состо ние счетчика 18 контролируетс р дом дешифраторов 221...22 , каждый из которых настроен на соответствующий участок зависимости датчика температуры (температу«0 ра - частота следовани импульсов). Егпи в течение заданного TU срабатывают i дешифраторов, то на вход счетчика 20 (импульсов) через элемент ИЛИ 2 поступают i импульсов. Код,the conversion factor of the frequency divider 23, the pulses of the input signal are fed to the input of the counter 18 (the number of pulses). The state of the counter 18 is monitored by a series of decoders 221 ... 22, each of which is tuned to the appropriate portion of the dependence of the temperature sensor (temperature ' 0 is the pulse frequency). Egpi, i decoders are triggered for a given TU, then i pulses arrive at the input of counter 20 (pulses) through the OR 2 element. Code,
15 Формирующийс в счетчике 20 (импульсов ) в течение Тц, определ ет номер участка коррекции. Данный код поступает на выходы блока 9 Формировател кода коррекции, которые подключены к15 Forming in the counter 20 (pulses) during the TC, determines the number of the correction area. This code is fed to the outputs of block 9 of the correction code former, which are connected to
20 информационным входам регистра 10. Первый импульс, Формирующийс на выходе формировател 19, в момент окон 20 information inputs of the register 10. The first pulse, Forming at the output of the former 19, at the time of the windows
чани Т у обеспечивает перепись содержимого счетчика 20 (импульсов) в ре25 гистр 10 умножител . Второй импульс, по вл ющийс на выходе формировател 19 с некоторой задержкой Ј , выбираемой из услови надежной переписи информации из счетчика 20 (им30 пульсов) в регистр 10 умножител ,TU provides a census of the contents of counter 20 (pulses) into a register of 10 multiplier. The second pulse, which appears at the output of the imager 19 with a certain delay Ј, selected from the condition of a reliable census of information from the counter 20 (30 pulses) into the register 10 of the multiplier,
устанавливает счетчики 18 и 20 импульсов в нулевое состо ние, т.е. подготавливает их к очередному циклу работы .sets the counters 18 and 20 pulses to the zero state, i.e. prepares them for the next cycle of work.
Выходы регистра 10 подключены к адресным входам блока 1I пам ти, в чейки которого записаны соответствующие коды коррекции Nk. Каждому i-му участку соответствует свой кодThe outputs of register 10 are connected to the address inputs of memory block 1I, whose cells contain the corresponding correction codes Nk. Each i-th site has its own code
3535
NN
к;to;
рассчитываемый из услови обеспечени минимальной (допустимой) погрешности умножени внутри каждого из участков коррекции. Следовательно, коррекци выполн етс на основе ме- тода кусочно-ступенчатой аппроксимации . Объем V блока 11 пам ти зависитcalculated from the condition of ensuring the minimum (allowable) error of multiplication within each of the correction sections. Therefore, the correction is performed on the basis of a piecewise-step approximation method. The volume V of the memory block 11 depends
от числа т участков коррекции и кодовon the number of correction plots and codes
mm
коррекции N4 , т.е. V 21-N. Ввод N4 correction, i.e. V 21-n. Input
поправки,- можно обеспечить высокую точность умножени в широком диапазоне вли ющих величин (температуры). Таким образом, умножитель частоты выполн ет коррекцию характеристики преобразовани первичных и вторичных измерительных преобразователей, выходным сигналом которых вл етс частота следовани импульсов. Это существенно расшир ет область применени corrections, it is possible to ensure high accuracy of multiplication in a wide range of influencing quantities (temperature). Thus, the frequency multiplier performs the correction of the conversion characteristic of the primary and secondary transducers, the output of which is the pulse frequency. This greatly expands the scope of application.
редлагаемого умножител по сравнению известным. Умножитель выполн ет редпроцессорную обработку информаии , что определ ет его более высоие технико-экономические показатели.The multiplier is compared to the known one. The multiplier performs the redprocessor processing of information, which determines its higher technical and economic indicators.
ормула изобретени formula of invention
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884467138A SU1562908A1 (en) | 1988-07-29 | 1988-07-29 | Frequency multiplier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884467138A SU1562908A1 (en) | 1988-07-29 | 1988-07-29 | Frequency multiplier |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1562908A1 true SU1562908A1 (en) | 1990-05-07 |
Family
ID=21392558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884467138A SU1562908A1 (en) | 1988-07-29 | 1988-07-29 | Frequency multiplier |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1562908A1 (en) |
-
1988
- 1988-07-29 SU SU884467138A patent/SU1562908A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР ff 781832, кл. G 06 G //16, 1980. Авторское свидетельство СССР № 1410027, кл. С 06 F 7/68, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1562908A1 (en) | Frequency multiplier | |
SU703806A1 (en) | Device for squaring pulse-number code | |
SU690608A1 (en) | Frequency multiplier | |
SU1273924A2 (en) | Generator of pulses with random duration | |
SU1004905A1 (en) | Digital frequency meter | |
JPH0420296B2 (en) | ||
SU1378066A1 (en) | Code converter | |
SU1649538A1 (en) | Frequency multiplier | |
SU1187143A1 (en) | Device for measuring time intervals | |
RU1805462C (en) | Device for determination of value of boolean functions | |
SU860296A1 (en) | Device for forming pulse sequences | |
RU2004925C1 (en) | Device for computation of multidimensional polynomials | |
SU501491A2 (en) | Device for determining the reliability of information transmitted by a cyclic code | |
SU260961A1 (en) | DEVICE FOR THE FORMATION OF SERIES OF RECTANGULAR PULSES | |
SU985942A1 (en) | Pulse discriminator by pulse repetition period | |
SU508921A1 (en) | A device for obtaining the difference frequency of two pulse sequences | |
SU951280A1 (en) | Digital generator | |
SU978356A1 (en) | Redundancy counting device | |
SU485437A1 (en) | Cycle generator | |
SU1020823A1 (en) | Integro-differential calculator | |
SU886003A1 (en) | Test synthesis device | |
SU532968A1 (en) | Device for searching for pseudo-noise signals | |
SU1499341A1 (en) | Frequency multiplier | |
SU1150737A2 (en) | Pulse sequence generator | |
SU1280620A1 (en) | Stochastic pulse distributor |