SU1543425A1

SU1543425A1 - Логарифмическое вычислительное устройство

Info

Publication number: SU1543425A1
Application number: SU874275887A
Authority: SU
Inventors: Константин Иванович Заподовников
Original assignee: Учебно-Научно-Производственный Комплекс "Кибернетика" При Томском Политехническом Институте Им.С.М.Кирова
Priority date: 1987-05-29
Filing date: 1987-05-29
Publication date: 1990-02-15

Abstract

Изобретение относитс к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Целью изобретени вл етс повышение точности. Логарифмическое вычислительное устройство содержит логарифмические преобразователи 2, первый и второй операционные усилители 3 и 4, первый и второй усилительные транзисторы 5 и 6, первый и второй ограничительные диоды 7 и 8, первый и второй двухполюсники с отрицательным сопротивлением 9 и 10, антилогарифмирующий элемент 11, преобразователь ток-напр жение 12, блок контрол четности 13, шесть масштабных резисторов 14-19, два токоограничительных резистора 20 и 21, шину нулевого потенциала 22, две группы дополнительных масштабных резисторов 24, два токозадающих резистора 25 и 26, логарифмирующий элемент 27, операционный усилитель 28, блок выделени знака сигнала 29, переключатель пол рности 30. Работа устройства основана на реализации логарифмического алгоритма вычислени произведени и отношени сигналов в степени. 3 ил.

Description

Изобретение относитс к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.

Цель изобретени - повышение точности .

На фиг. 1 изображена функциональна схема логарифмического вычислительного устройства; на фиг. 2 и 3 - функциональные схемы переключател пол рности и двухполюсника с отрицательным сопротивлением.

Устройство содержит входы Ц ,..., IN, логарифмические преобразователи 2,...,2N, первый 3 и второй 4 операционные усилители, первый 5 и второй

6усилительные транзисторы, первый

7и второй 8 ограничительные диоды, первый 9 и второй 10 двухполюсники с отрицательным сопротивлением, анти- логарифмирующий элемент 11, преобразователь 12 ток - напр жение, блок

13 контрол четности, с первого по шестой масштабные резисторы 14-19, первый 20 и второй 21 токоограничи- тельные резисторы, шииу 22 нулевого потенциала, выход 23, первую группу дополнительных масштабных резисторов 24,,... ,24(W.jj, вторую группу дополни- тельных масштабных резисторов 24(м.3ц,, ...247(М,Э), первый 25 и второй 26 токоэадаюшие резисторы, логарифмирующий элемент 27, операционный усилитель 28, блок ,29 выделени знака сигнала, переключатель 30 пол рности, первый 31 и второй 32 переключатели, первый 33 и второй 34 входы , , первый 35 и второй 36 выходы, управл ющий вход 37, операционный усили- тель 38, первый 39, второй 40 и третий 41 масштабные резисторы и первый 42 и второй 43 выводы.

Логарифмическое вычислительное устройство работает следующим образом

Предположим, что работает один сквозной канал, состо щий из логарифмического преобразовател 2,, сумматора , образованного первым операционным усилителем 3 с соответствующими масштабными резисторами, блока 13 контрол четности, в качестве которого можно использовать, например, посто нное запоминающее устройство, выходного антилогарифмического узла, состо щего из усилительных транзисторов 5 и 6, ограничительных диодов 7 и 8, двухполюсников 9 и 10 с отри

jg

J5

jn

25 Зо ,, 40

.г .

50

55

цательным сопротивлением и антилога- рифмирующего элемента II. .

При наличии на в:соде 1, положительного сигнала на выходе блока 29 выделени знака формируетс 1, на выходе положительного сигнала логарифмического преобразовател 2, формируетс напр жение, пропорциональное логарифму отношени сигнала с входа 1, и величины сопротивлени второго токозадающего резистора 26. На выходе отрицательного сигнала логарифмического преобразовател 2, напр жение практически равно нулю. Напр жение с этих выходов логарифмического преобразовател 2, инвертируетс первым сумматором на первом операционном усилителе 3 и вторым сумматором на втором операционном усилителе 4 и к антилогариф- мирующему элементу 11 прикладываетс разность напр жений с первого и второго выходов. Ток антилогарифмирующе- го элемента 11 вл етс антилогарифмом от логарифма отношени , т.е. пропорционален отношению сигнала с входа 1ч к величине сопротивлени второго токозадающего резистора 26.

Усилительные транзисторы 5 и 6 и ограничительные диоды 7 и 8 служат дл передачи этого тока на вхс$д преобразовател 12 ток - напр жение. Так, дл получени положительного напр жени на выходе 23 при инвертирующем преобразователе 12 ток - напр жение с выхода блока 13 контрол четности на операционные усилители 3 и 4 через масштабные резисторы 17 И 15 подаетс 1. Поступа одновременно на операционные усилители 3 и 4, это напр жение не измен ет ток антилогарифмирующего элемента 11, но вызывает отрицательное смещение на выходах этих усилителей, что приводит к включению первого усилительного транзистора 5 в режим повторител тока. Ток протекает через эмиттер и коллектор усилительного транзистора 5, ограничительный диод 7 на вход преобразовател 12 ток - напр жение . Паразитную утечку через первый токоограннчительный резистор 20 компенсирует первый двухполюсник с отрицательным сопротивлением 9.

При изменении пол рности сигнала на входе Ц на отрицательную на выходе операционного усилител 28 также измен етс знак, что регистрируетс блоком 29 выделени знака и на

его выходе устанавливаетс О. С помощью переключател пол рности 30 создаетс цепь дл прохождени сигнала: первый токозадающий резистор 25, логарифмирующий элемент 27. Сигнал логарифмического преобразовател 2t Лорнируетс на выходе отрицательного сигнала. Этот сигнал пропорционален логарифму отношени модул величины сигнала с входа 11 и величины сопротивлени первого токо- задающего резистора 25. Разностное напр жение между выходами логарифмического преобразовател 2, через сумматоры поступает на антилогариф- мирующий элемент 11, не измен его тока.

На выходе блока 29 выделени знака устанавливаетс О. Явл сь синфазным , это напр жение одинаково смещает выходные сигналы операционных усилителей 3 и 4 в область положительных напр жений, что приводит к включению усилительного транзистора 6 в режим повторител тока.Ток протекает через эмиттер и коллектор и второй ограничительный диод 8 на вход преобразовател 12 ток - напр жение . Так как направление тока относительно входа преобразовател 12 оказываетс противоположным, то знак напр жени на выходе 23 мен етс на противоположный.

На выходе 23 формируетс напр жение , пропорциональное произведению сигналов на их отношение в степени, определ емой числом каналов.

Claims

Формула изобретени

Логарифмическое вычислительное устройство, содержащее первый и второй операционные усилители, к инвертирующим входам которых подключены первые выводы соответственно первого и второго масштабных резисторов, третий и четвертый масштабные резисторы первые выводы которых соединены между собой, п тьй и шестой масштабные резисторы, первые выводы которых соединены между собой, неинвертирующие входы первого и второго операционных усилителей подключены к шине нулевого потенциала, первый усилительный транзистор, эмиттер которого соединен с первым выводом первого токоогранн- чительного резистора, второй усилительный транзистор, эмиттер которого

0

соединен с первым выводом второго то- коограничительного резистора, первый и второй ограничительные диоды, антилога рифмирующий элемент, N логарифмических преобразователей, каждый из которых содержит операционный усилитель , логарифмирующий элемент, первый и второй токозадающие резисторы, неинвертирующий вход операционного усилител соединен с шиной нулевого потенциала , первый вывод первого токо- задающего резистора вл етс информационным входом логарифмического пре , образовател , второй вывод первого токозадающего резистора соединен с первым выводом логарифмирующего элемента , отличающеес тем, что, с целью повышени точности, в

0 него введены блок контрол четности, преобразователь ток - напр жение, первый и второй двухполюсники с отрицательным сопротивлением, две группы дополнительных масштабных резисторов,

5 а в каждый логарифмический преобразователь введены блох выделени знака сигнала и переключатель пол рности , причем в каждом логарифмическом преобразователе первый вывод первого

о токозадающего резистора через второй токозадающий резистор соединен с вторым выводом логарифмирующего элемента , первый и второй выводы которого соединены соответственно с первым и вторым входами переключател пол рности и вл ютс соответственно выходами положительного и отрицательного сигналов логарифмического пре- . образовател , первый и второй выходы

Q переключател пол рности подключены соответственно к инвертирующему входу и выходу операционного усилител , выход которого соединен с входом блока выделени знака сигнала,

с выход которого подключен к управл ющему входу переключател пол рности и вл етс импульсным выходом логарифмического преобразовател , первый вывод третьего масштабного резисQ тора соединен с инвертирующим входом первого операцирнного усилител , к выходу которого подключена база первого усилительного транзистора, первый вывод п того масштабного резистос ра соединен с инвертирующим входом второго операционного усилител , к выходу которого подключена база второго усилительного транзистора, первые выводы первой группы дополнитель5

ных масштабных резисторов соединены с инвертирующим входом первого операционного усилител , первые выводы второй группы дополнительных масштабных резисторов соединены с инвертирующим входом второго операционного усилител , выходы положительного сигнала логарифмических преобразователей подключены к вторым выводам соответственно первого, третьего масштабных резисторов и соответствующих дополнительных масштабных резисторов первой группы, выходы отрицательного сигнала логарифмических преобразователей подключены к вторым выводам со- ответственно п того, шестого масштабных резисторов и соответствующих дополнительных масштабных резисторов второй группы, импульсные выходы логаХоифмических преобразователей соединены с соответствующими входами блока контрол четности, выход которого подключен к вторым выводам второго и четвертого масштабных резисторов, второй вывод первого токоограничитель нрго резистора соединен с инвертирующим входом первого операционного усилител , второй вывод второго токо

0

п

5

5

ограничительного резистора соединен с инвертирующим входом второго операционного усилител , эмиттер первого усилитепьного транзистора соединен с первым выводом антилогарифмирующего элемента и через первый двухполюсник с отрицательным сопротивлением подключен к шине нулевого потенциала эмиттер второго усилительного транзистора соединен с вторым выводом антилогарифмирующего элемента и через второй двухполюсник с отрицательным сопротивлением подключен к шине нулевого потенциала, коллектор первого усилительного транзистора соединен с катодом первого ограничительного диода , к аноду которого подключен катод второго ограничительного диода и вход преобразовател ток - напр жение, выход которого вл етс выходом логарифмического вычислительного устройства , анод второго ограничительного диода соединен с коллектором второго усилительного транзистора, информационные входы логарифмических преобразователей вл ютс входами логарифмического вычислительного устройства .