SU1264209A1 - Врем импульсное множительно-делительное устройство - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может найти применение в устройствах автоматического регулировани  и управлени , в информационно-измерительных системах и устройствах, где распространено представление информации в виде напр жени  посто нного тока и широткомодулированных сигналов. Целью изобретени   вл етс  повышение точности, что достигаетс  введением второго и третьего сглаживающих конденсаторов и третьего масштабного резистора. Устройство обеспечивает высокую точность нелинейного преобразовани  результата множительно-делительной операции по закону квадратного гиперболического синуса. Это позвол ет использовать его как функциональный (/} преобразователь, в котором совмещены операции множительно-делительна  и функхщонального преобразовани  разнородных по форме представлени  сигналов. 1 ил.

Description

Изобретение относитс  к вычислительной технике и может найти применение в устройствах автоматического регулировани  и управлени , в информационно-измерительных системах и устройствах, где распространено тре ставление информации в виде напр жени  посто нного тока и широтномсдулированных сигналов (ШШ-сигналов ).. Цель изобретени  - повышение точности . На чертеже представлена функциональна  схема врем импульсного множительно-делительного устройства. Врем импульсное множительно-делительное устройство содержит диф ференциальный операционный усилитель 1, широтно-импульсный модул тор 2, три импульсно-управл емых резистора 3, .4 и 5, три масштабных резистора 6, 7 и 8, три сглаживающих . конденсатора 9., 10 и 11, входы 12, 13 и 14 задани  аргументов, токозадающий резистор 15 и ключ 16, Устройство работает следующим образом.. V На входы 13 и 14 устройства поступают второй Е J и третий Е сигналы-аргументы в виде напр жений посто нного тока противоположной пол рности; на вход 12 - первьй сигнал аргумент в ввде относительной длительности в периодически повтор ющихс  пр моугольных импульсов, в каждом из периодов Т работы ключ 16 каждого из импульсно-управл емых резисторов 3, 4 и 5 замкнут в тече .кие времени 7 и разомкнут в течение времени Т - t (© 7/т). Поэтому Прово димость импульсно-управл емого резистора в среднем за период Т пропо циональна относительной длительност управл ющего ШИМ-сигнала. Разв зка по переменному току импульсно-управ л емых резисторов 3, 4 и 5, масштаб ных резисторов 6, 7 и 8, обуславлив ща  возможность их взаимодействи  . только по посто нным (средним) знач ни м токов и напр жений, обеспечива етс  сглаживающими конденсаторами 9, 10 и 11. Дл  установившегос  режима долже соблюдатьс  баланс средних значений токов пр мой цепи и цепи обратной св зи

(1)

1.:

Claims (2)

1. (0) где I - среднее значение тока, поступающего на инвертирующий вход дифференциального операционного усилител  1 по цепи отрицательной обратной св зи с входа 13 задани  . второго Е сигнала-аргумента в виде напр жени  посто нного тока; I . - среднее значение тока, поступающего на инвертирующий вход дифференциального операционного усилител  1 по пр мой цепи с выхода задани  третьего Е сигналааргумента в виде напр жени  посто нного тока. Пр ма  цепь образована импульсноуправл емым резистором 3, среднее значение проводимости которого пропорционально относительной длительности 0 входного широтно-импульсно; го сигнала первого аргумента Jj - проводимость импульсно-управл емого резистора 3. Согласно (2) среднее значение тока, поступающего на инвертирующий вход дифференциального операционного усилител  1 по пр мой цепи, равно 1,Е,С„0„ Цепь обратной св зи образована двухполюсным элементом с управл емой по нелинейному закону проводимостью, который имеет мостовую структуру. Первым зажимом диагональ питани  моста подключена к инвертирующему входу дифференциального операционного усилител  1, вторым зажимом к входу 13 задани  второго сигнала аргумента посто нного токаЕ . В измерительную диагональ моста включен второй масштабный резистор 7. Воспользовавшись правилами эквивалентного преобразовани  входной функции электрической цепи, состо 1дей из масштабных резисторов 6, 7 и 8 и импульсно-управл емьк резисторов 4 и 5, получим следующее вьфажение дл  среднего значени  ее проводимости: ( GG.,Q-HG,G8)(G,Ge6-HGG,) GG(G. 0 -.G )+G(G,+G50) где G Gg+G3+G e ; Ga.G,,G проводимости масштабных резисторов 6, 7 и 8; проводимости импульсно-управл емых резисторов 4 и 5. Тогда среднее значение тока, посту пающего на вход операционного усил тел  по цепи обратной св зи, равно I Е.;(0), где G(0) определ етс  выражением ( Из выражени  (1) с учетом выражени ( 3) и (5) следует Если относительные значени  проводимостей G, Gg, G , G, и Gg (нормирование выполн етс  по отношению к проводимости G) выбрать равными ,18; G,0,0043; ,252 ,,4; ,60. (здесь N - признак нормировани , то получающа с  из выражени  (4) дробно-рациональна  функци  в виде отношени  полиномов от переменной© второго пор дка R,, t®) обеспечивает приближение к функции arsh с погрешностью, не превьшающей 0,6% при Ой © 1, т.е. R,,,(0) arshJQ . (7) Принима  во внимание выражение (6), из выражени  (7) непосредственно следует, что (
2. 2.Q ). Устройство обеспечивает высокую точность нелинейного преобразовани  результата множительно-делительной операции по закону квадрата гиперболического синуса. Это позвол ет использовать его как функциональный преобразователь, в котором совмещены операции множительно-делительна  ,и функционального преобразовани  разнородных по форме п{5едставлбни  сигналов. Формула изобретени  Врем импульсное множительно-делительное устройство, содержащее дифференциальный операционный усилитель , подключенный выходом к входу широтно-импульсного модул тора, выход которого  вл етс  выходом устройства, три импульсно-управл емых резистора, каждый из которых содержит последовательно, соединенные ключ и токозадающий резистор, управл ющий вход первого импульсноуправл емого резистора соединен с входом задани  первого сигнала-аргумента устройства, а первый вывод соединен с инвертирующим входом дифференциального операционного усилител  и с первым выводом второго импульсно-управл емого резистора, вход задани  второго сигнала-аргумента устройства подключен к первому свободному вьгооду последовательно соединенных первого и второго масштабных резисторов и первом выводу третьего импульсно-управл емого резистора , первый сглаживающий конденсатор , включенный в цепь отрицательной обратной св зи дифференциального операционного усилител , управл ющие входы второго и третьего импульсно-управл емьгх резисторов подключены к выходу широтно-импульсного модул тора, отличающе,е с   тем, что, с целью повьшени  точности, в него введены второй и третий сглаживающие конденсаторы и третий масштабный резистор, первый ывод которого подключен к инвертиующему входу дифференциального опеационного усилител , а второй вывод одключен к второму выводу третьего мпульсно-управл емого резистора и торому свободному выводу последоваельно соединенных первого и второго асштабных резисторов, общий вывод оторых подключен к второму выводу торого импульсно-управл емого реистора и через второй сглаживаюий конденсатор - к шине нулевого отенциала, третий сглаживающий коненсатор включен между общим выводом торого и третьего масштабных реисторов и шиной нулевого потенциаа , второй вывод первого импульсноуправл емого реэистора соединен с входом задани  третьего сигнала аргумента устройства, неинвёртирующий

   вход дифференциального операционного усилител  подключен к шине нуле вого потенциала.

   1

   12