Claims (1)
Формула изобретения 25 Устройство для цикловой синхронизации и декодирования информации, содержащее регистры, первые выходы первого регистр# соединены с одноименными входами арифметического бло- зо ка, блок обнаружения ошибок, ключи и счетчик, отличающееся тем, что, с целью упрощения устройства, в него введены делитель частоты, пороговый блок, формирователи стробов и формирователь импульсов, инфорClaims 25 A device for cyclic synchronization and decoding of information containing registers, the first outputs of the first register # are connected to the arithmetic block inputs of the same name, an error detection unit, keys and a counter, characterized in that, in order to simplify the device, they are introduced into it frequency divider, threshold block, gate formers and pulse shaper, inform
Q 99 мационный вход второго регистра является информационным входом <устройства, тактовый вход второго регистра объединен с информационным входом первого ключа и является тактовым входом устройства, выходы второго регистра соединены с одноименными информационными входами первого регистра, вторые выходы которого и первый выход арифметического блока соединены соответственно с одноимен- . ными первыми и вторыми входами блока обнаружения ошибок, выход которого соединен с информационным входом второго ключа, выход которого соединен со счетным входом счетчика, выход счетчика соединен с информационным входом порогового блока, выход которого соединен непосредственно с входом первого формирователя стробов и через второй формирователь стробов с управляющим входом второго ключа, выход первого формирователя стробов соединен с управляющим входом первого ключа, выход которого соединен с входом делителя частоты, первый и второй выходы которого соединены соответственно с тактовым входом первого регистра и входом формирователя/^ импульсов, первый и второй выходы которого соединены соответственно с установочным входом счетчика и управляющим входом порогового блока, вторые выходы арифметического блока являются выходами устройства.Q 99 the input of the second register is the information input <of the device, the clock input of the second register is combined with the information input of the first key and is the clock input of the device, the outputs of the second register are connected to the same information inputs of the first register, the second outputs of which and the first output of the arithmetic unit are connected respectively to the same name. the first and second inputs of the error detection unit, the output of which is connected to the information input of the second key, the output of which is connected to the counter input of the counter, the output of the counter is connected to the information input of the threshold block, the output of which is connected directly to the input of the first gate generator and through the second gate generator with the control input of the second key, the output of the first gate driver is connected to the control input of the first key, the output of which is connected to the input of the frequency divider, the first and second Exit of which are connected respectively to the clock input of the first register and the input of the / ^ pulses, the first and second outputs which are respectively connected with the installation of the counter input and the control input of the threshold unit, a second arithmetic unit outputs are the outputs of the device.
УкУцUkUts
JL.Jl.
фиг.Зfig.Z