SU1540017A1

SU1540017A1 - Регенератор цифрового сигнала

Info

Publication number: SU1540017A1
Application number: SU884393428A
Authority: SU
Inventors: Давид Акакиевич Сирбиладзе; Нодар Амбросиевич Угрелидзе; Ромео Захарьевич Хомерики; Тамаз Дмитриевич Чорбачиди
Original assignee: Тбилисский Государственный Университет
Priority date: 1988-03-15
Filing date: 1988-03-15
Publication date: 1990-01-30

Abstract

Изобретение относитс к электросв зи. Цель изобретени - повышение помехоустойчивости. Регенератор цифрового сигнала содержит линейные трансформаторы 1 и 9, блок задержки 2, блок вычитани 3, корректирующий усилитель 4, выпр митель 5, блок регистрации 6 сигнала, счетный триггер 7, усилитель 8, блок тактовый синхронизации 10, ключ 11, компараторы 12 и 13, блок совпадени 14 и формирователь 15 сигнала след щего порога. Цель достигаетс путем осуществлени компенсации низкочастотной межсимвольной помехи, действующей на информационные импульсы в виде мешающих отрицательных "хвостов". 2 ил.

Description

Фиг.1

Изобретение относитс к электросв зи и может быть использовано в ифровых системах передачи дл регенерации цифрового сигнала.

Цель изобретени - повышение по- мехоустойчивости.

На фиг.1 представлена структурна электрическа схема регенератора цифрового сигнала; на фиг.2 - временные JQ иаграммы сигналов, по сн ющие работу регенератора цифрового сигнала.

Регенератор цифрового сигнала соержит первый линейньй трансформатор

I,блок 2 задержки, блок 3 вычитани , |5 корректирующий усилитель 4, выпр митель 5, блок 6 регистрации сигнала, счетный триггер 7, выходной усилитель 8, второй линейньй трансформатор 9, блок 10 тактовой синхронизации,ключ 20

II,первый 12 и второй 13 компараторы , блок 14 совпадени и формирователь 15 сигнала след щего порога. о

Регенератор цифрового, сигнала работает следующим образок.25

Однопол рный цифровой сигнал (фиг,2б) зат нутыми на такт импульсами , соответствующий исходной последовательности двоичных импульсов, (фиг,2э), проход через линейные 0

трансформаторы и линию св зи, тер -

ет посто нную составл ющую и низкочастотную часть спектра и испытывает вли ние аддитивного флюктуационного шума. В результате у информационных ,„ импульо-ов по вл ютс отрицательные хвосты, которые в зависимости от степени низкочастотного ограничени в тракте могут простиратьс на дес тки тактовых интервалов. 4Q

Из-за мешающих вли ний хвостов предшествующих импульсов амплитуды последующих импульсов уменьшаютс и сигнал на выходе первого линейного трансформатора 1 имеет вид,показан- ньй на фиг„2в, где заштрихованными разнопол рными импульсами показана возможна реализаци флюктуационного шума накладываемого на сигнал в нулевые тактовые интервалы, причем при- JQ сутствует только суммарный отрицательный хвост от пришедших предыдущих импульсов.

Как видно из фиг02в, под вли нием низкочастотной межсимвольной помехи информационные импульсы опускаютс вниз относительно оптимального порога их регистрации, равного половине высоты неискаженного информационного импульса (Uncp на фиг.2в). Дл компенсации низкочастотной межсимвольной помехи цифровой сигнал задерживаетс на такт с помощью блока 2 задержки (фиг02г) и затем в блоке вычитани вычитаетс от незадержанного сигнала (фиг.2в). В результате на выходе блока 3 вычитани по вл етс разностный откорректированный сигнал, имеющий вид, показанный на фиг.2д (заштрихованные импульсы - это импульсы помехи после преобразовани .) о После прохождени корректирующего усилител 4 усиленные и откорректированные импульсы цифрового сигнала выпр мл ютс в выпр мителе 5 и подаютс на информационный вход блка 6 регистрации (фиг.2е), где происходит их регистраци на уровне оптимального порога, задаваемого формирователем 15 (11порна фиг.2е), и в тактовые моменты времени, которые задаютс короткими стробирующими импульсами (фиг„2ж), вырабатываемыми блоком тактовой синхронизации 10 и действующими на стробирующий вход формировател I5 через замкнутый ключ 11, который- размыкаетс положительными импульсами с выхода блока 1 совпадени На выходе блока 14 совпадени положительные размыкающие импульсы по вл ютс в случае, если На его первьй и второй входы действуют одновременно положительные импульсы с выходов компараторов 12 и 13. На информационные входы компара- торов 12 и 13 подаютс соответственно пр мой и задержанный сигналы (фиг.2в г). Пороговые входы компараторов 12 и 13 подключены к общему проводу питани , На выходах компараторов 12 и 13 положительные импульсы по вл ютс при отрицательных значени х сигнала на их информационных входах (, и). Сигнал на выходе блока 14 совпадени при этом имеет вид, показанный на фиг02к, и,следовательно, в соответствующие моменты времени размыканием ключа 11 предотвращаетс прохождение тактовых импульсов (фиг. (фиг.2ж) На стробирующий вход блока 6 регистрации (фиг.2л). При этом отрицательна помехаs котора действует в нулевые тактовые интервалы и накладываетс на отрицательные хвосты предшествующих импульсов, блоком 6 регистрации не регистрируетс . С выхода блока 6 регистрации нормированные по высоте и длительности информационные импульсы (фиг.2м) подаютс на вход счетного триггера 7, с выхода которого сигнал .() че- 5 рез выходной усилитель 8 и первый линейный трансформатор 9 передаетс в линию.

Claims

Формула изобретени ю

Регенератор цифрового сигнала, содержащий последовательно соединенные первый линейный трансформатор, блок задержки, блок вычитани , корректирующий усилитель, выпр митель, блок регистрации сигнала, счетный триггер, выходной усилитель и второй линейный трансформатор, а также блок тактовой синхронизации и формирователь сигнала след щего порога,вход и выход которого подключены соответственно к выходу корректирующего усилител и пороговому входу блока регистрации сигнала, а вход блока

5

0

5

тактовой синхронизации и второй вход блока вычитани подключены соответственно к выходу корректирующего усилител и выходу первого линейного трансформатора, причем вход первого и выход второго линейных трансформаторов вл ютс соответственно входом и выходом устройства, отличающийс тем, что, с целью повышени помехоустойчивости, введены последовательно соединенные первый компаратор, блок совпадени и ключ, a также второй компаратор, при этом информационные входы первого и второго компараторов подключены соответственно к выходам блока задержки и первого линейного трансформатора, выход второго компаратора подсоединен к второму входу блока совпадени , а информационный вход и выход ключа подключены соответственно к выходу блока тактовой синхронизации и стро- бирующему входу блока регистрации сигнала„

Такт

ffJkrt

п

Ј-ГТ

л