SU1534467A1 - Моделирующий элемент веро тностного графа - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники, может быть использовано при исследовании работоспособности систем, представл емых веро тностными графами, и позвол ет учитывать последовательность перехода элементов системы в состо ние отказа. Моделирующий элемент содержит первый и второй триггеры 1 и 2, элементы ИЛИ 3 и 4, элементы И 5 и 6, информационные входы 7 первой группы моделирующего элемента 8, информационные входы 9 второй группы моделирующего элемента 8, тактовые входы 10 и 11 моделирующего элемента 8, вход 12 установки в ноль и выходы 13 и 14 моделирующего элемента 8. Перед началом работы моделирующие элементы 8 соедин ют в соответствии с графом, представл ющим систему, и, использу , например, генераторы случайных событий, моделируют выход из стро  (отказ, необнаруженный отказ) элементов системы. При этом могут быть определены такие параметры системы, как веро тность отказа, веро тность безотказной работы и веро тность частичного отказа за интервал времени. 3 ил.

Description

-xz

фиг.1

б,

13

52

lit

Ю w 41

ю чг w

75

75

Т т

ii 1,

DC 77

с 18А

18в ф

м

/ г

с 18С к

с 18м

W

Задание колич.

реализаций Лусх

19

Задание длины Запрет после реализации м реализации

Фиг.З

Claims (1)

1. 45 Формула изобретения Моделирующий элемент вероятностного графа, содержащий два триггера, два элемента И, элемент ИЛИ и элемент И/ИЛИ, причем информационные входы первой группы моделирующего элемента подключены к соответствующим входам первого элемента И, выход которого подключен к первому входу элемента ИЛИ, выход которого является первым выходом моделирующего элемента, первый тактовый вход которого подключен к входу синхронизации первого триггера, прямой выход которого подключен к второму входу элемента ИЛИ и первому входу элемента И/ИЛИ, вход уровня логической которого подключены к соответствующим входам второго элемента И, выединицы моделирующего элемента подключен к информационному входу первого триггера, инверсный выход второго триггера подключен к второму входу элемента И/ИЛИ, вход установки в О моделирующего элемента подключен к входу установки в О первого триггера и к входу установки в ”0 второго триггера, вход синхронизации которого является вторым тактовым входом моделирующего элемента, информационные входы второй группы ход которого подключен к третьему 'входу элемента И/ИЛИ, выход которого является вторым выходом моделирующего элемента, отличающийс я тем, что, с целью повышения достоверности моделирования систем,, 10 представляемых вероятностным гра— j фом за счет учета последовательноети перехода элементов системы в сос тояние отказа, инверсный выход первого триггера подключен к информа15 ционному входу второго триггера.

   »0-------*©--->

   Фиг. 3