SU1531158A1 - Information reader for bubble memory unit - Google Patents
Information reader for bubble memory unit Download PDFInfo
- Publication number
- SU1531158A1 SU1531158A1 SU884394662A SU4394662A SU1531158A1 SU 1531158 A1 SU1531158 A1 SU 1531158A1 SU 884394662 A SU884394662 A SU 884394662A SU 4394662 A SU4394662 A SU 4394662A SU 1531158 A1 SU1531158 A1 SU 1531158A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- reading unit
- counter
- differential amplifier
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении запоминающих устройств на цилиндрических магнитных доменах (ЦМД). Цель изобретени - повышение надежности блока считывани информации. Блок считывани информации дл запоминающего устройства на ЦМД содержит последовательно соединенные счетчик и цифроаналоговый преобразователь, дифференциальный усилитель, элемент И, генератор импульсов, элемент ИЛИ с соответствующими св з ми. 1 ил.The invention relates to computing and can be used in the construction of storage devices on cylindrical magnetic domains (CMD). The purpose of the invention is to increase the reliability of the information reading unit. The information reading unit for the storage device on the CMD contains a series-connected counter and a digital-analog converter, a differential amplifier, an AND element, a pulse generator, an OR element with corresponding connections. 1 il.
Description
Изобретение относитс к вычислительной технике и может быть использовано при построении запоминающих устройств на цилиндрических магнитных доменах (НМД)The invention relates to computing and can be used in the construction of storage devices on cylindrical magnetic domains (GID).
Целью изобретени вл етс повышение надежности считывани информации .The aim of the invention is to increase the reliability of reading information.
На чертеже изображена блок-схема предлагаемого блока.The drawing shows a block diagram of the proposed unit.
Блок считывани информации дл запоминающего устройства на ЦМД содержит последовательно соединенные счетчик 1 и цифроаналоговый преобразователь (ЦА11) 2, дифференциальный усилитель 3, входы 4 которого вл ютс входами блока, а выход соединен с первым входом элемента И 5 и вл етс выходом блока, второй вход элемента И 5 вл етс первым управл ющим входом блока, генератор 6 импульсов, элемент ИЛИ 7, выход которого соединен со счетным входом счетчика 1, первыйAn information reading unit for a memory device on a CMD contains a serially connected counter 1 and a digital-to-analog converter (AC11) 2, a differential amplifier 3 whose inputs 4 are block inputs and the output is connected to the first input of an And 5 element and the output of the block is second input element 5 is the first control input of the block, the pulse generator 6, the element OR 7, the output of which is connected to the counting input of the counter 1, is the first
вход соединен с выходом элемента И 5, а второй вход - с выходом генератора 6 импульсов, управл юпщй вход которого вл етс вторым управл ющим входом блока. Вход сброса счетчика 8 вл етс установочным входом блока, выход ЦА11 2 соединен с входом установки уровн порога срабатыпани дифференциального усилител 3, стробирую- щий вход 9 которого вл етс строби- рующим входом блока.the input is connected to the output of the element AND 5, and the second input to the output of the generator 6 pulses, the control input of which is the second control input of the block. The reset input of the counter 8 is the installation input of the unit, the output of the TSA11 2 is connected to the input of the installation of the threshold level of operation of the differential amplifier 3, the gate input 9 of which is the gate input of the unit.
Предлагаемый блок работает следующим образом.The proposed unit works as follows.
II
При настройке после изготовлени или ремонта устройства, содержащего данный блок, определ етс количество дополнительных импульсов, подаваемых на счетный вход счетчика дл приближени порога срабатывани к оптимальному при реальном соотношении сигнал/ шум данного блока. Найденна при настройке величина в двоичном коде выслWhen adjusting after manufacturing or repairing the device containing this block, the number of additional pulses applied to the counting input of the counter is determined to bring the response threshold closer to the optimal one at the real signal-to-noise ratio of this block. Found at setting value in binary code
соwith
елate
&&
3131
ставл етс на входе генератора 6 перемычками или другим способом.6 is placed at the input of the generator by jumpers or another method.
Перед началом работы по сигналу Сброс происходит обнуление счетчика и на выходе НАЛ устанавливаетс напр жение, равное нулю.Before work on the signal Reset, the counter is reset, and a voltage equal to zero is established at the NAL output.
Дл работы блока необходимо, чтобы перед считыванием данных была возможность считывать только помеху, что может быть обеспечено программным путем и всегда имеет место у запоминающго устройства на 1Щ1, имеюгцих регистр св зи. Помеха усиливаетс дифференциальным усилителем до логического уровн и по сигналу Строб проходит на выход усилител . Выходной сигнал усилител через элемент И поступает на счетный вход счетчика. Счетчик переводитс в первое состо ние и на выходе ЦДЛ по вл етс напр жение, определ ющее уровень порога срабатывани дифференциального усилител . Если уровень порога срабатывани дифференциального усилител меньше по абсолютной величине, чем напр жение помехи, то по сигналу Строб дифференциальный усилитель вновь срабатывает и счетчик переводитс во второе состо ние. При этом напр жение на вы- ходе ЦАП и соответственно уровень Порога срабатывани дифференциального усилител увеличиваетс .For the operation of the block, it is necessary that before reading the data, it was possible to read only the interference, which can be provided programmatically and always takes place in the storage device on 1Sch1, and has a communications register. Interference is amplified by a differential amplifier to a logic level and, according to the signal, the Strobe passes to the output of the amplifier. The output signal of the amplifier through the element And is fed to the counting input of the counter. The counter is transferred to the first state, and a voltage appears at the output of the DLC, which determines the trigger threshold level of the differential amplifier. If the trigger threshold level of the differential amplifier is less in absolute magnitude than the interference voltage, then the Strobe signal triggers the differential amplifier and the counter is switched to the second state. In this case, the voltage at the output of the DAC and, accordingly, the trigger threshold of the differential amplifier increases.
Указанньй цикл повтор етс до тех пор, пока уровень порога срабатывани дифференциального усилител не установитс равным уровню напр жени помехи, и дифференциальный усилитель перестает срабатывать. Перед началом считывани данных на второй вход элемента Н подаетс команда управлени , котора запрещает прохождение сигнала с выхода дифференциального усилител на счетный вход счетчика.The indicated cycle is repeated until the trigger level of the differential amplifier is set equal to the voltage level of the disturbance, and the differential amplifier ceases to operate. Before the data is read, the control input is sent to the second input of the element H, which prohibits the passage of the signal from the output of the differential amplifier to the counting input of the counter.
584584
На второй вход управлени подаетс сигнал, разрешающий работу управл емого генератора импульсов, который генерирует необходимое количество импульсов, которые поступают на счетчик , увеличива его состо ние, задающее порог срабать вани , приближа его к оптимальному.The second control input is supplied with a signal that permits the operation of the controlled pulse generator, which generates the required number of pulses that arrive at the counter, increasing its state, setting the threshold for triggering the van, bringing it closer to the optimum one.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884394662A SU1531158A1 (en) | 1988-03-17 | 1988-03-17 | Information reader for bubble memory unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884394662A SU1531158A1 (en) | 1988-03-17 | 1988-03-17 | Information reader for bubble memory unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1531158A1 true SU1531158A1 (en) | 1989-12-23 |
Family
ID=21362230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU884394662A SU1531158A1 (en) | 1988-03-17 | 1988-03-17 | Information reader for bubble memory unit |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1531158A1 (en) |
-
1988
- 1988-03-17 SU SU884394662A patent/SU1531158A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 1226S29, кл. G 11 С 7/00, 1984. Авторское свидетельство СССР № 1092564, кл. G 11 С 7/00, 1983. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4027301A (en) | System for serially transmitting parallel digital data | |
| US4802134A (en) | Semiconductor memory device having serial addressing scheme | |
| SU1531158A1 (en) | Information reader for bubble memory unit | |
| US3191163A (en) | Magnetic memory noise reduction system | |
| US4758991A (en) | Rewritable semiconductor memory device having a decoding inhibit function | |
| US4805146A (en) | Soft write apparatus and method for nondestructive readout core memory | |
| GB1007222A (en) | Search memory using longitudinal steering fields | |
| SU1226529A2 (en) | Reading amplifier for bubble storage | |
| SU1234850A2 (en) | Device for controlling object | |
| SU487417A1 (en) | Memory device | |
| SU1239611A1 (en) | Device for measuring extreme values of continuous signal | |
| SU1278869A1 (en) | Interface for linking electronic computer with peripheral equipment | |
| US4409675A (en) | Address gate for memories to protect stored data, and to simplify memory testing, and method of use thereof | |
| SU575653A1 (en) | Device for interfacing digital computer with external store | |
| SU1188788A1 (en) | Device for readdressing information in domain memory | |
| SU841039A1 (en) | Magnetic internal storage device | |
| SU1198523A1 (en) | Device for checking integrated circuits | |
| SU1617457A1 (en) | Module of domain memory | |
| SU1021949A1 (en) | Data registering device | |
| SU1324068A1 (en) | Device for monitoring permanent memory | |
| SU1048521A1 (en) | Device for checking memories | |
| SU1517019A1 (en) | Device for computing boolean functions | |
| JPS56156981A (en) | Bubble memory device | |
| SU435561A1 (en) | MEMORY DEVICE | |
| SU217463A1 (en) | DEVICE MEMORY AND REGISTRATION |