SU1529242A1 - Устройство дл контрол цифровой вычислительной системы - Google Patents
Устройство дл контрол цифровой вычислительной системы Download PDFInfo
- Publication number
- SU1529242A1 SU1529242A1 SU874339264A SU4339264A SU1529242A1 SU 1529242 A1 SU1529242 A1 SU 1529242A1 SU 874339264 A SU874339264 A SU 874339264A SU 4339264 A SU4339264 A SU 4339264A SU 1529242 A1 SU1529242 A1 SU 1529242A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- reconfiguration
- inputs
- signal
- input
- output
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Изобретение относитс к цифровой вычислительной технике и может быть использовано в вычислительных комплексах с повышенными требовани ми к надежности. Целью изобретени вл етс повышение надежности системы. В качестве примера рассмотрена цифрова вычислительна система (ЦВС), в состав которой включено устройство дл ее контрол . Система содержит блоки процессоров 1,2, блоки ОЗУ 3 и 4, блоки ПЗУ 5 и 6, соединенные между собой магистралью 7, устройство ввода-вывода 8, устройство дл контрол 9, которое содержит блок пуска 10, блок управлени реконфигураци ми 11, регистры режима 12 и состо ни 13, счетчик количества реконфигураций 14, "сторожевой" таймер 15. 5 ил., 2 табл.
Description
(Л
d
Фи.1
68
Изобретение относитс к цифровой вычислительной технике и может быть использовано в вычислительных комплексах с повышенными требовани ми по надежности.
Цель изобретени - повышение надежности системы.
На фиг. 1 приведена структурна схема вычислительной системы с устройством дл контрол ; на Лиг. 2 - функциональна схема блока управлени реконфигураци ми пример исполнени ;/ на фиг.З - функциональна схема блока пуска, пример исполнени ; на фиг. 4 - схема поиска работоспособной конфигурации на фиг, 5 - один из вариантов распределени пол пам ти.
Вычислительна сис тема с устройством дл контрол (фиг. 1) содержит блоки процессоров 1 и 2, блоки ОЗУ 3 и 4, блоки ПЗУ 5 и 6j соединенные между собой магистралью 7, устройство 8 ввода-вывода дл сопр жени с внешними устройствами и устройство 9 дл контрол цифровой вычислительной системы (ЦВС).
Устройство дл контрол образуют блок 10 пуска, блок 11 управлени реконфигураци ми , регистры 12 и 13 режима и состо ни соответственно 5 счет ЧР5К 14 количества реконфигураций и сторожевой таймер 5.
Блок 1 управлени реконфигураци ми фиг. 2 включает триггеры 16-18 ошибки, счетные триггзпы 19 и 20, двенадцать эле-ментов И 21-32, элемент НЕ 33, семь элементов ИЛИ 34-40, управл ющий вход 41 состо ни системы, программно управл емый вход 42 реконфигураций , управл ющий вход 43 ошибки инициализации системы, управл ющир вход 44 ошибки функционировани сие- темы,. nporpaNiMHo управл емый вход 45 сброса, управл ющие входы 46 и 47 ошибки ОЗУ, управл ющим выход 48 за- пуйка блока 10 пуска, управл ющие выходы 49-51 реконфигурации блоков ПЗУ 5 и 6, процессоров и 2, ОЗУ 3 и 4 и входы блокировки 52-54 реконфигурации блоков 1-6.
Блок 10 пуска (фиг. 3) содержит формирователь 55 одиночного импульса триггер 56 разрешени счета, счетчик 57, формирователь 58 задержки, элемент И 59, два элемента ИЛИ 60 и 61, управл ющий вход 48 запуска, вход 62 блокировки запуска, управл ющий вход 63 начального запуска, вход 64 такти0
5
0
5
0
5
0
5
0
5
рующих импульсов, программно управл ющий вход 65 сброса запуска и выход 66 запуска одного из процессоров 1
и 2
Информационно-управл ющие входы- выходы 67 регистра 12 режима подключены к магистрали 7, а выходы 52-54 и 62 подключены к входам блокировок .блока I1 управлени реконфигураци ми и блока 10 пуска. Управл ющие входы и выходы 63, 65 и 66 блока 10 пуска соединены с магистралью 7, а вход 48 и выходы 41 и 43 - с блоком 11 управлени реконфигураПИЯМИ. Управл ющие входы 46 и 47 блока 11 управлени реконфигураци ми соединены с соответствующими выходами встроенных схем контрол блоков ОЗУ 3 и 4, вход 44 ощибки функционировани соединен со сторожевым таймером 15, который имеет управл ющий вход 45 сброса, выходы 49-51 на реконфигура 11ию системы .подключены к соответствующим входам регистра 13 состо ни и счетчика 14 количества реконфигураций, который имеет выход 68 отказа системы. Управл ющие выходы 69-74 регистра 13 состо ни подключены к соответствующим управл ющим входам блоков процессоров 1 и 2, ОЗУ 3 и 4 и ПЗУ 5 и 6.. Информационно-управл ющие входы-выходы 75 подключены к магистрали 7 системы .
Показанна на фиг. 1 система имеет на аппаратном уровне восемь работоспособных состо ний ((Ьиг. 4) , отличающихс расположением в адресном пространстве блоков ОЗУ 3 и 4 и ПЗУ 5 и 6 fd)Hr. 5), а также использованием одного из двух процессоров I1 и 2. Включение резервного пропессора 2 и перемещение в адресном пространстве блоков ОЗУ 3 и 4 и ПЗУ 5 и 6 осуществл етс в процессе поиска работоспо- собной конфигурации аппаратных средств с последующей реинициализа- цией системы блока 10 пуска. Так, в случае обнаружени ошибки при контроле аппаратными средствами по сигналам 44, 46 (ошибка ОЗУ 4), 47 (ошибка ОЗУ 3) или программными средствами по сигналу 42 (управление реконфигураци ми ) блок 11 формирует сигнал 48, по которому блок 10 формирует сигнал 66 захвата магистрали. При этом прекращаетс выполнение текущей программы и оба процессора 1 и 2 отключаютс от магистрали. Блок 11 на
основании полученных сигналов об ошибках с учетом текущего состо ни системы и количества предьщущих состо ний формирует сигналы 49 (реконфигураци ПЗУ), 50 (реконфигураци процессоров ) , 51 (реконфигураци ОЗУ), фиксирующиес в регистре 13 состо ни где они преобразуютс в сигналы 69 (выбор процессора 1), 70 (выбор про- цессора 2), 71 (выбор ОЗУ 3), 72 (выбор ОЗУ ii) , 73 (выбор ПЗУ 5) , 74 (выбор ПЗУ 6), которые управл ют реконфигураци ми орс.
При ошибке функционировани основного процессора происходит захват магистрали блоком 10, реконфигураци процессоров по сигналам 69 и 70, а затем сн тие захвата магистрали, что приводит соответственно к запуску процессора, выбранного основным.
Блок- 1 1 управлени реконфигураци ми обнаруживает ошибки в функционировании программ ПЗУ совместно с аппаратными средствами контрол (счетчик 57, формирователь 58 схемы 10) и программными средствами контрол .
Процедура обнаружени .ошибки в функционировании программы в ПЗУ осуществл етс следующим образом.
При правильном функционировании ЦВС после, выполнени программы за- из ПЗУ в ОЗУ осуществл етс в результате
чего формируетс программируемый сигнал 65 (.Сброс) , которьй сбрасывает счетчик 57. В дальнейшем управление функционированием ЦрС передаетс программе, расположенной в ОЗУ.
При неправильном функционировании ЦВС сигнал 65 ( Сброс) не вырабатываетс и счетчик 57 через формирователь 58 задержки формирует сигнал 43 по которому блок 11 формирует сигнал 49, а регистр 13 - сигналы 73 и 74, что обеспечивает переключение ПЗУ.
При ошибках в чейках ПЗУ, не вли ющих на выполнение программы функционировани , подпрограмма контрол сама принимает решение о реконфигурации и формирует программируемый сигнал 42, который через блок 11 вызывает реконфигурацию ПЗУ.
Перемещение блоков ПЗУ 5 и 6 и блоков ОЗУ 3 и 4 соответственно сигналам 73 и 74, 71 и 72 осуществл етс путем изменени адресных коэффициентов на Входе селектора адреса в каждом блоке ОЗУ.
грузки
о
программный контроль.
15
20
25
, Q .
5292426Реинициализаци повторна инициализаци ) ЦВС осуществл етс вс кий раз после реконфигурации в результате зафиксированной ошибки функционировани . Под инициализацией системы подразумеваетс установка в исходное состо ние функциональных узлов процессоров 1 и 2 и запуск выполнени программы с начальной точки.
Блок 10 пуска на врем реконфигурации системы сигналом 66 захватывает магистраль и устанавливает . в исходное состо ние функциональные узлы процессоров 1 и 2. После завершени реконфигурации системы снимаетс сиг- над 66 захвата и осуществл етс запуск выполнени программы из ПЗУ дл очередной,работоспособной конфигурации imc.
Алгоритм работы системы сводитс к нескольким процедурам: обнаружени отказа, оценки повреждени , вызванного отказом, устранени вли ни отказавшего устройства и восстановлени утраченной информации.
Эти процедуры реализованы на базе программных и аппаратных средств контрол . Рассмотрим реализацию каждой из четырех указанных процедур на определенной группе диагностируемых функциональных узлов.
Пара функциональных узлов основной процессор - ОЗУ соответствует режиму работы ЦВС по программе функционировани из ОЗУ.
Процедура Обнаружение отказа осуществл етс путем прерывани программы по временным отсчетам по сигналу 44 и выполнени подпрограммы контрол .
При отсутствии ошибок формируетс программируемый сигнал 45 сброса сторожевого таймера 15 и блока II управлени реконфигураци ми. При наличии ошибок, не вли ющих на выполнение подпрограммы контрол , формируетс программируемый сигнал 42.
При наличии ошибок, исключающих выполнение программ, не формируетс сигнал 45 и сторожевой таймер 15 формирует следующий временной отсчет, по которому блок 11 фиксирует ошибку.
Процедура Диагностирование отказавшего устройства реализована в предположении, что в паре взаимодействующих узлов процессор - ОЗУ более веро тной вл етс ошибка процессора. Поэтому вначале происходит реконфигу30
40
45
50
55
Ьаци процессора, а затем при повторении - реконфигурапи ОЗУ. I Процедура Опенка повреждени , , вызванного отказом, реализована в лредположении, что обнаруженный отказ исключает продолжение работы L BC требуетс реинициализаци дл новой работоспособной конфигураиии.
Процедура Устранение вли ни от азавше го устройства и восстановление утраченной информации происходит следующим образом.
По сигналу 42 блок 11 формирует сигнал 485 по которому блок 10 выдает сигнал 66 захвата магистрали и установки функциональных узлов процессоров 1 и 2-в ис хо дно е- состо ние . Одновременно по сигналу 42 блок 11 формирует сигналы 50 и 51 на реконфигурацию соответственно процессоров и ОЗУ. Сигнал 41 указывает на работу пары функциональных узлов процессор ОЗУ, поэтому необходимые реконфигура ции происход т только с процессорами или ОЗУ. Сигналы 50 и 51 фиксируютс н регистре 13 состо ни и преобразуютс в сигналы 69 - 72/, После выполнени реконфигураций по временному отсчету от сторожевого таймера 15 по сигналу 64 снимаетс сигнал 66 зах а та и осуществл етс запуск процессора .
По сигналу 4-. при отсутствии сигнала 45 сброса cTopox- Boi o таймера 1 и блока 11 формирование сигналов на захват магистрали, реконЛигурапим, реинициализацию и запуск выполн етс аналогично
Пара функциональных узлов процес- I сор - ПЗУ соответствует режиму рабо- ;ты иве по программе загрузки из ПЗУ : в ОЗУ.
: Процедура Обнаружение отказа осуществл етс путем формировапи (при отсутствии ошибок в конце выполнени программы загрузки програм- : мируемого сигнала 65 сброса счетчика ; 57 инициализации. При наличии ошибок : не вли ющих на выполнение программы I загрузки, формируетс программируемы : сигнал 42. При наличии ощибок, ис- ; ключающих выполнение программы загру : кк, не формируетс сигнал 65 сброса : и счетчик 57 инициализации через фор i мирователь 58 задержки вырабатывает I сигнал 43 ошибки инициализации, по 1 которому блок 11 фиксирует ошибку.
15
20
10
25
-
30
35
40
45
50
55
Процедура Диагностирование отказавшего устройства реализована в предположении, что в паре функциональных узлов процессор - ПЗУ при наличии сигнала 43. более веро тной вл етс ошибка ПЗУ, а при формировании сигнала 42 более веро тной - ошибка процессора. Поэтому в одном случае вначале происходит реконфигураци ПЗУ, а затем при повторении - реконфигураци процессоров, дл другого случа - вначале реконфигураци процессоров , затем - реконфигураци ПЗУ.
Процедура Оценка повреждени , вызванного отказом реализована в предположении, что обнаруженный отказ исключает продолжение работь ПВС и требуетс реинициализаци дл новой работоспособной конфигурации.
Процедура Устранение вли ни отказавшего устройства и восстановление утраченной информапии происходит следующим образом.
.По сигналу 42 блок 11 формирует сигнал 48, по которому блок 10 Нормирует сигнал 66 захвата магистрали и установки в исходное состо ние функциональных узлов процессоров 1 и 2.
Одновременно по сигналу 42 блок формирует сигналы 49 и 50 на рекон- фиг урапию соответственно процессоров . Сигнал 41 указывае.т на ра боту функциональных узлов процессор - ПЗУ, поэтому необходимые реконфигурации проход т только с процессорами или ПЗУ.
Сигналы 49 и 50 фиксируютс , в регистре 13 состо ни и преобразуютс в сигналы 69, 70, 73 и 74. После выполнени реконфигураций по временному отсчету от сторожевого таймера 15 по сигналу 64 снимаетс сигнал 66 захвата и осуществл етс запуск процессора .
При формировании сигнала 43 захват магистрали, реконфигураци , ре- ш ициализаци и запуск вьтолн ютс аналогично, за исключением того, что первыми реконфигурируютс блоки ПЗУ, а затем пропессоры.
Функциональный узел ОЗУ.
Процедура Обнаружение отказа осуществл етс встроенной схемой контрол в каждом блоке ОЗУ.
При считьшании информации из ОЗУ 3 или 4 при наличии ошибок формируетс соответственно сигнал 47 или 46.
15
20
25
Процедура /1иагностирование отказавшего устройства реализована на аппаратном уровне и вьтолн етс одновременно с функционированием программ .
Процедура Оценка повреждени , вызванного отказом реализована в предположении, что обнаруженный отказ исключает продолжение работы UBC и требуетс реинициализаци дл новой работоспособной конфигурации.
Процедура Устранение вли ни отказавшего устройства и восстановление утраченной информации происходит следующим образом.
По сигналу. 46 или 47 блок 11 формирует сигнал 48, по которому блок 10 формирует сигнал 66 захвата магистрали и установки в исходное состо ние функциональных узлов процессоров I и 2.
Одновременно по сигналу 46 или 47 блок 11 формирует сигнал 51 на реконфигурацию ОЗУ, который фиксируетс в регистре 13 состо ни и преобразуетс в сигналы 71 и 72. После выполнени реконфигураций по временному отсчету от сторожевого таймера 15 по сигналу 64 снимаетс сигнал 66 захвата и осуществл етс запуск процессора . .
Тестовое диагностирование представл ет собой автоматизированный контроль функциональных узлов и локализацию дефектов с помощью тест-программ , которые могут располагатьс как в самой UpC, так и в специальной технологической контрольно-проверочной аппаратуре.
Дл тестового диагностировани ЦВС, обладающей свойством отказа устойчивости , т.е. маскирующей свои ошибки, необходимо иметь возможность управл ть состо ни ми системы и контролировать их. С этой целью в устройство 9 управлени введены программно- доступные регистры 12 и 13 режима и состо ни . При проверке отдельных функциональных узлов в регистре 12 режима должен устанавливатьс код в соответствии с табл. 1, блокирующий или разрешающий возможные рекоцфи- гураиии или реинициализацию системы. Это дает возможность проверить в составе иве от дельные . узлы и локализо- 55 вать дефекты с высокой точностью на этапах настройки и изготовлени , а на этапе эксплуатации более точно
30
35
40
45
50
0
5
0
5
5
0
5
0
5
0
устранить отказ, что в результате по- вычает надежность и ресурс IJBC. При этом состо ние ЦрС фиксируетс в регистре 13 состо ни , формат которого приведен в табл. 2. Содержимое регистра 13 состо ни анализируетс основным пропессором или внешним активным устройством через магистраль.
Пример. При считьгоании информации из ОЗУ 3, в котором существует отказавша чейка пам ти, формируетс сигнал 47, что вызывает взаимное 1те- ремещение блоков ОЗУ 3 и 4. Это маскирует ошибку, которую невозможно обнаружить и локализовать. В такой ситуации, если в регистр 12 режима в разр д 1 (табл. 1) записать код 1, который формирует сигнал 54 бло1;иров-- ки -реконфигурапии блоков ОЗУ, то блок 11 не установит сигнал 51 на реконфигурацию и тестирование блоков ОЗУ 3 и 4 выполнитс в одном объеме и с большей глубиной поиска дефектов.
При выполнении тестового диагностировани по другим устройствам LVBC В регистр 12 режима записьгоаютс коды в соответствии с табл. 1, которые .формируют сигналы 52-54 и 62 блок-иро- вок. В зависимости от вьтолн емой тестовой проверки могут формироватьс как отдельные сигналы блокировок, так и группа таких сигналов.
Claims (1)
- Формула изобретениУстройство дл контрол оифровэй вычислительной системы, содержащее блок пуска, сторожевой таймер и счетчик , причем выход сигнала запуска блока пуска вл етс одноименным выходом устройства, входы начального пуска и блокировки начального пуска которого соединены с одноименными входами блока пуска, тактовый вход которого соединен с одноименным выходом сторожевого таймера, вход сброса которого соединен с входом сброса в О счетчика и вл етс входом сброса устройства, выход переполнени счетчика вл етс выходом сигнала Отказ системы устройства, отличающеес тем, что, с целью повышени надежности системы, в устройство введены регистр режима, регистр состо ни и блок управлени реконфигураци ми, причем инсЬормацион - |но-уТ1равл ющие входы-выходы устройст- 1ва Соединены с одноименными входамивыходами регистра режима и регистра состо ни , выходы с первого по шестой сигналов управлени регистра состо ни вл ютс соответствующими управл ющими выходами устройства дл выбора функциональных узлов, вход сброса которого соединен с входами установки в О регистра режима и регистра состо ни , с первого по третий информа- ,иионные входы которого соединены со- Ютветственно с выходами сигналов ре- |Конфигурации функциональных узлов блока: управлени реконфигураци ми и с входами суммировани соответственно с первого по третий счетчика, выход сигнала запуска блока, управлени реконфигуради ми соединен с одноименным входом блока пуска, выходы управл ющих сигналов ошибки инициализациии состо ни системы которого соедине- ны соответственно с одноименными входами блока управлени реконфигураци ми , входы с первого по третий блоки- ровок реконфигурации функциональных узлов которого соответственно соединены с одноименными выходами регистра режима, выход блокировки сигнала запуска которого соединен с одноименным входом схемы пуска, управл ющий вход реконфигураций и первый и второй входы ошибок устройства соединены соответственно с одноименными входами блока управлени реконфигураци ми, управл ющий вход ошибки функционировани системы которого соединен с выходом сигнала управлени сторожевого таймера и вл етс выходом сигнала ошибки функционировани устройства.Таблица 1Таблица 2фиг. Zфие.ЗPo omoc/7ffCff$/fa/f /fff/i ue /fff fff/Jf C/jei C/TfSn7776g 173DOOa077775,ffffOffOOg 057776Q OOOOg 037776,огооооOn776foooeoOfфиг Л
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874339264A SU1529242A1 (ru) | 1987-12-07 | 1987-12-07 | Устройство дл контрол цифровой вычислительной системы |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874339264A SU1529242A1 (ru) | 1987-12-07 | 1987-12-07 | Устройство дл контрол цифровой вычислительной системы |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1529242A1 true SU1529242A1 (ru) | 1989-12-15 |
Family
ID=21340569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874339264A SU1529242A1 (ru) | 1987-12-07 | 1987-12-07 | Устройство дл контрол цифровой вычислительной системы |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1529242A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EA008973B1 (ru) * | 2006-04-21 | 2007-10-26 | Закрытое Акционерное Общество "Белтехэкспорт" | Контрольно-проверочная аппаратура |
-
1987
- 1987-12-07 SU SU874339264A patent/SU1529242A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 4072852, кл. Н 03 К 19/00, 1978. Авторское свидетельство СССР- № 1013962. кл. G 06 F 15/16, 1983. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EA008973B1 (ru) * | 2006-04-21 | 2007-10-26 | Закрытое Акционерное Общество "Белтехэкспорт" | Контрольно-проверочная аппаратура |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101728581B1 (ko) | 제어 컴퓨터 시스템, 제어 컴퓨터 시스템을 제어하는 방법, 및 제어 컴퓨터 시스템의 이용 | |
US4633467A (en) | Computer system fault recovery based on historical analysis | |
US5260946A (en) | Self-testing and self-configuration in an integrated circuit | |
JPH052654A (ja) | マイクロコンピユータの故障検知方法および回路 | |
CN100383748C (zh) | 对在os运行时期间发生的系统错误的基于策略的响应 | |
CN102217004A (zh) | 使用现场可编程门阵列的工厂保护系统和方法 | |
JPH07141408A (ja) | 集積電子回路装置 | |
Györök et al. | Duplicated control unit based embedded fault-masking systems | |
SU1529242A1 (ru) | Устройство дл контрол цифровой вычислительной системы | |
US6854081B1 (en) | Initializing/diagnosing system in on-chip multiprocessor system | |
JP6556373B2 (ja) | フォールトトレラントシステム | |
CN116795648A (zh) | 服务器的检测方法、装置、存储介质及电子装置 | |
CN101158920B (zh) | 一种检测操作系统故障的方法和装置 | |
US20180267099A1 (en) | A Reconfigurable Hardware Device for Providing a Reliable Output Signal as well as a Method for Providing Said Reliable Output | |
Rennels et al. | Recovery in fault-tolerant distributed microcontrollers | |
SU1221770A1 (ru) | Трехканальное резервированное устройство | |
JPS6139138A (ja) | 多重化システム | |
SU1156078A1 (ru) | Устройство дл обмена информацией между объектом контрол и электронной вычислительной машиной | |
SU1555857A1 (ru) | Двоичный счетчик | |
JP2541301B2 (ja) | 故障検出方法 | |
SU1040632A1 (ru) | Устройство дл управлени реконфигурацией резервированной системы | |
SU955072A1 (ru) | Устройство дл проверки функционировани логических схем | |
SU1168949A1 (ru) | Устройство дл обнаружени и ликвидации сбоев в блоке управлени объектом | |
SU1173415A1 (ru) | Устройство дл статистического контрол логических блоков | |
SU598078A1 (ru) | Устройство дл блокировки информации |