SU1525590A1 - Способ компенсации аддитивной погрешности измерительного устройства - Google Patents

Abstract

Изобретение относитс  к измерительной технике и может быть использовано при разработке устройств сбора и предварительной обработки измерительной информации. Цель изобретени  - повышение точности измерени -достигаетс  путем исключени  операции запоминани  погрешности, а также путем совмещени  такта "Измерение" измерительной схемы с тактом интегрировани  входного напр жени  АЦП, а такта "Прерывание" измерительной схемы с тактом интегрировани  образцового напр жени  обратной пол рности и тактом Т₃ - Т₂. При этом сигнал, пропорциональный аддитивной погрешности в такте "Прерывание", подают на второй дифференциальный вход интегратора АЦП, что позвол ет на выходе интегратора в конце такта "Прерывание" Т₃ выделить аддитивную погрешность. В следующем цикле преобразовани  АЦП в момент Т₃ она алгебраически просуммируетс  с входным сигналом (скомпенсирует аддитивную погрешность в этом цикле), а к моменту Т₃ она вновь сформируетс  на выходе интегратора. Таким образом, начина  с второго цикла и в каждом следующем на выходе АЦП формируетс  цифровой код измерительного сигнала, не завис щий от аддитивной погрешности. 2 ил.

Description

Изобретение относитс  к измерительной технике и может быть использовано при разработке устройств сбора и предварительной обработки измерительной информации.

Цель изобретени  - повышение точности измерени  за счет исключени  операции запоминани  погрешности,

Сугцность способа заключаетс  в следующем. Первый такт преобразовани  АЦП двухтактного интегрировани  совпадает iio времени с тактом Измерение всего измерительного устройства . В результате на вход АЦП подаетс  напр жение

U.v(t) - U.j(t),

где (t) - информационный сигнал; Uo4(t) - напр жение, пропорциональное аддитивной погрешности.

Значение напр жени  на выходе интегратора к концу первого такта (Т,) определ етс  так

Ге fU,,(t)+U,, (t)

нит.1 i IRT - li fn

{jC

+ u,

OAA cp

ет на инвертирование выходе интегратора), посто нна  интегри

ровани 

средние за врем  Т значени  соответственно информационного напр жени  и напр жени  погрешности.

Второй такт ЛЦП совпадает с тактом Прерьшание всего устройства, поэтому в этом такте на вход АДГ поступает сигнал, пропорционапьньй аддитивной погрешности U. вызванной термоЭДС в входных цеп х устройства и дрейфом УПТ (усилитель посто нного тока). Этот сигнал вычитаетс  в АЦП из образцового напр жени  (Uo6p) противоположной пол рности по отношению к Uyj, и разность интегрируетс  АЦП. В результате напр жение на выходе интегратора будет линейно измен тьс  от Uy ,до заданного порогового значени , например нул 

ле преобразовани  АЦП, когда на вход АЦП вновь поступит измерительный сигнал и,;„ф (t) + Uc,дд(t) , напр женна на выходе интегратора будет сдвинуто относительно аналогичных моментов времени в предыдущем цикле на величину U и, следовательно, врем  Т в следующем цикле преобразовани  сместитс  по временной оси в зависимости от вапичины и знака напр жени  и„дд ер в сторону компенсации вли ни  dfiA результат пре- обра зовани . Через несколько циклов преобразовани  (после возникновени  аддитивной погрешности в измерительном сигнале) процесс компенсации в первом приближении завершитс  и в интеграторе АЦП установитс  условие баланса на конденсаторе за врем  цикла, т.е. величина изменени  напр жени  на вьгходе интегратора за врем  первого тока будет равна величине обратного изменени  этого напр жени  за врем  второго такта цикла АШ1;

и,

+ и

MHI 1

и.иг,. 0;

) +

, 7

г

-Л

RC

-и,5р (t)dt .a(t)dt .1 (T.,-T,)/RC UaAA.cp j ,

где T - момент достижени  напр жением нул  на выходе интегратора .

В момент Т2 образцовое напр жение исключаетс  из интегрируемой суммы и в промежутке времени Т - Т j интегрируетс  напр жение погреигчости

5

5с S U.дA(t)dt

Т З

Т

- и.

и

ИНТ 3

Т. ПАА .ср

врзм  Tj 2Т, (минус опущен, так как Uyni э 2 инвертируетс ).

В результате на момент времени Тз на выходе интегратора присутствует напр жение L ,,HT,J следующем цикSP

0

5

0

5

и

-Р

Т,

Таким образом, при посто нстве пассивных RC-цепей в схеме интегратора длительность формировани  пр мого кода преобразовани  АЦП не за- ьисит от АДДИТИВНОЙ погрешности измерени  .

На фиг. 1 изображена блок-схема измерительного ycTpovfCTBa; на фиг.2- график измерени  напр жени  на выходе интегратора.

Измерительное уг.трогЧство дл  осуществлени  способа компенсации аддиТИВНОГ ПО1 реШ(ОПИ Г СТОИТ Ч ИС ОЧника 1 посто нного н пр жеии;,, уп- равл емо1 о GjfCKOM 2 управлени , измерительного резист виого моста 3, усилител  А посто нного тока, зналого-цифрового преобразоват&г1  (A Ul) 5 двухтактного интегриропани , содержащего кроме схемы упраале н  пйпвьр 6 н второй 7 ключи, входы Которых объединены и подключены к входу АДИ а выходы - к дифференциальным иходам дифференциального интегратог а 8, При этом инвертирующий нкоц :нтегратора 8 через ключ соединен с имной И-- точника образцового напр жени , а через 10 - с общей шк;1ой, .(eiiHBep тирующий вход интегратора 8 с об.дв шиной соединен через ключ II, а выход инте1 ратора через нулькомпарзтор 12 соединен с входом 6jioKa 2 упраи- лени , имеющего также BTopoii; Tj.ei H четвертый, Г ггьп и luecToft выкоды дл  управлени  ключами, а тг :;же вх:хо;ты. на которЬ Х формируетс  цифровой код информационной части измерител ого сигнала.

Устройство работает следую1иим of- разом,

В исходном состо нии на iiiiHie Пуск нрисутствует нулеьоь уровень напр жени . При этом блок 2 укр.гвле- ни  пыставл ет на свои:: Bb Ki)ii,ax тч- кие уровни напр жени, при к ji opbix КЛЮЧ Ь,7 и 9 ра 5М1.;каютс , ;; ю.юч 10 и 11 замыкаютс . flaripH/vL-UHe на аыходе источника питани  стсу-з С- вует В момент ностунле1 -л  сигн/.ла Пуск схема управлени  вырабатывг-п г уппап- п  01дий сигнал на источник 1 . 3 результате мост 3 запитываетс  стабг - лизирсванным уровнем нлпр жечи . Измерительный сигнал с г-юста 3 пос упа ет на усилитель i, где он усиливаетс . Одновременно с запитгой места 3 раэм1)кагтс  клю- 10 и замыкаетс  ключ 6. Измерительный сигнал, -.--ov To-  щий из информационной части и погрешности , поступает на первый вход интегратора 8 л интегрируетс  Б течение времени Т, . В момент Т , с;1има- етс  напр жение с моста 3 (такт Пре5

рывание

размыкаютс  6 и 1 1

и замыкаютс  ключи 9 и 7. При этом на первый вход диф4)еренциал1.ного интегратора 8 подаетс  обра-;цовое напр жение обратной пол рности пп от- .о к пол рности информационной части измерительного сигнала-, а на второй в: Ол1, Иг тегратора 8 поступает напр  :ение погреип-ости .т флюктуашп и термоЭДС. В результате интегрировани  разности этих напр жений на- гф жение на выходе интегратора 8 до

6

нул  в момент Т,, что пере

П

0

0

ключаег нулькомпаратог) 12 и формирует ь Ьлслсе 2 уг;п Бле11И  команду на |;аз.-11и;ание кльчг; 9 и замыкание ключа 10. После этого в течение остатка второго такта (Tj Т интегрируетс  только напр жение логрешности. В ьюмент Т-1 размыкаютс  1спкгчи 7 и 10, подаетс  напр жение на мост 3 и за- .аютс  кппш. 6 и 11. Цикл повтор етс  и т.д.

Устройство у ;равлени  осутдествл - ег преос рапование длительности интерЛслла ( -1 - 1 .;) в 1щфровоа код N, гистродействие изм ерительного устрпйсг:,: oPpciTiio пропорционально 1Г - М ;НИ преобр оова( и  Т. Описан- Hbii i алгоригм раОиты справедлив li)} зремени н.греходньк пропе ::( ов Е источнике 1 питани , мосте 3 и усилителе 4 относительно д скре ы гремг-ни преобразовани  АЦП двухтактного интс рировани  (периода тактового I ;нератора частоты блока 2 управлени /. В противном случае блок 2 упрг влении должен вьщавать команду ii i ::ah h:KaHHe Kj:K)4a 6 в каждом цикле Г1р-2обрачова.1и  с задержкой Г1е т ходньс: процессов относи- - ельно ком.и. ды на подачу напр жени  мое г J (такт Измерение).

Таким обраг . измерите /ьное уст- ppiiTCBo реалгзует а.осоЬ компенса- гап аддит -1,;11ои погрр ьчности на основании исг ользо тани  высоких метро- К5ги-Ч(.кии качеств АЩ} .чгактного интн рИ1 Ов: Ни  , счет исключени  элементен и операций запоминани , I HBei : и ф -шьтрации измери- тгльного сигнала.

Ф

р м у л л

бретени 

5

0

S

(мостов 1, ycv ливaют изме- сигнал; формируют его в

Ci:cc:o6 компенсг.пдш аддитивной погрешности измерительного устройства, Зс1);люча1эщийс  в том, что периодически npt-рывают латание измеритель- н|.:х neiieij рительньп такте Измерение пропорционально с,1ме И11ф :1рма1-щонно1 о сигнала и аддитивной погрешности, а в такте прерывание - пропорционально адди- тит-рой погре П 1ости и преобразуют его с .;омощью аналого-П11фрового преобразовател  двухтакт.чого интегрирова- н ш, о т л и ч а га щ Т1 и с   тем, что, с целью повышени  точности изв| (Ч

т т ж

Вых. код Их

ЦЗиг.1

J.

Ч add

Claims (1)

1. Формула изобретения

   Способ компенсации аддитивной погрешности измерительного устройства, заключающийся в том, что периодически прерывают питание измерительных цепей (мостов), усиливают измерительный сигнал_; формируют его в такте Измерение пропорционально сумме информационней о сигнала и аддитивной. погрешности, а в такте Прерывание - пропорционально аддитивной погрешности и преобразуют его с помощью аналого-цифрового преобразователя двухтактного интегрирования, о т л и ч а ю щ и й с я тем, что, с целью повышения точности из1525590 мерения, интегрируют сформированный в такте Измерение сигнал в первом такте преобразования аналого-цифрового преобразователя, вычитают сформированный в такте Прерывание сигнал из образцового напряжения обратной полярности по отношению к информационному сигналу и интегрируют полученную разность во втором такте преобразования аналого-цифрового преобразователя, прй этом исключают образцовое напряжение из интегрируемой разности по мере достижения ею заданного порога, а такт Прерывание выполняют равньм по времени такту Измерение и в кавдом следующем цикле преобразования аналого— цифрового преобразователя результат интегрирования сигнала в первом такте алгебраически суммируют с результатом интегрирования во втором такте предьщущего цикла преобразования 10 аналого-цифрового преобразователя и формируют числовой код информационной части измерительного сигнала во втором такте каждого цикла в момент достижения напряжения интегри15 руемой разности заданного порога.

   8ш. код Нх фиг.1 t

   Ч i