SU1515337A1 - Digital multiphase generator - Google Patents

Digital multiphase generator Download PDF

Info

Publication number
SU1515337A1
SU1515337A1 SU874348894A SU4348894A SU1515337A1 SU 1515337 A1 SU1515337 A1 SU 1515337A1 SU 874348894 A SU874348894 A SU 874348894A SU 4348894 A SU4348894 A SU 4348894A SU 1515337 A1 SU1515337 A1 SU 1515337A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
outputs
additional
output
blocks
Prior art date
Application number
SU874348894A
Other languages
Russian (ru)
Inventor
Александр Николаевич Захаренко
Андрей Васильевич Парамзин
Владимир Григорьевич Шахов
Original Assignee
Омский Институт Инженеров Железнодорожного Транспорта
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Омский Институт Инженеров Железнодорожного Транспорта filed Critical Омский Институт Инженеров Железнодорожного Транспорта
Priority to SU874348894A priority Critical patent/SU1515337A1/en
Application granted granted Critical
Publication of SU1515337A1 publication Critical patent/SU1515337A1/en

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

Изобретение относитс  к радиотехнике и св зи и может быть использовано в качестве образцового источника периодических сигналов любой формы с измен ющимис  амплитудой и фазой по заданному закону. Цель изобретени  - расширение функциональных возможностей путем обеспечени  независимой модул ции каждого из N генерируемых сигналов. Дл  достижени  цели в устройство введены задатчик 3 коэффициентов делени , N управл емых делителей 4 частоты, N дополнительных счетчиков 5. Коэффициент делени  делителей 4 устанавливаетс  с помощью задатчика 3. Измен ющиес  с различной частотой двоичные коды с выходов счетчиков 5 поступают на соответствующие входы задатчика 6 фазовых модул ций и соответствующие входы задатчика 13 амплитудных модул ций, на выходах которых двоичные коды измен ютс  по заданному закону, что приводит к независ щей (раздельной) модул ции выходных сигналов по фазе и/или амплитуде с различной частотой. 1 ил.The invention relates to radio engineering and communications and can be used as a model source of periodic signals of any shape with varying amplitude and phase according to a given law. The purpose of the invention is to enhance the functionality by providing independent modulation of each of the N generated signals. In order to achieve the goal, a unit 3 of the division factors, N controlled frequency dividers 4 frequencies, N additional counters 5 are entered into the device. phase modulations and the corresponding inputs of the generator of 13 amplitude modulations, the outputs of which binary codes change according to a given law, which leads to an independent (separate) modulation of the output signals in phases e and / or amplitude with different frequency. 1 il.

Description

I II I

«М f вн1.И “M f vn1.I

Изобретение относитс  к радиотехнике и св зи и может быть использован в качестве образцового источника периодических сигналов любой формы с измен ющимис  амплитудой и фазой по заданному закону.The invention relates to radio engineering and communications and can be used as a model source of periodic signals of any shape with varying amplitude and phase according to a given law.

Целью изобретени   вл етс  расширение функциональных возможностей путем обеспечени  независимой моду- л дии каждого из N генерируемых сигналов.The aim of the invention is to enhance the functionality by providing independent modulation of each of the N generated signals.

На чертеже представлена структурна  электрическа  схема цифрового многофазного генератора.The drawing shows a structural electrical circuit of a digital multiphase generator.

Цифровой многофазный генератор содержит опорный генератор 1, счетчик 2 задатчик 3 коэффициентов делени , первый , второй,..., N-й управл емые делители 41,4J,...,4 частоты, первый, второй,..., N-й дополнительные счетчики 5 ,5,j , . . ., , задатчик 6 фазовых модул ций, первый, второй,...,Н-й сумматоры 7 ,7 , , . . ,7f,, задатчик 8 фазовых сдвигов, первый, второй,...,К-й блоки 9т ,9 ,. . . ,9f сравнени  кодов, задатчик 10 режимов, первый, второй,. N-й блоки 11,11,...,11„ оперативного запоминани , задатчик 12 формы сигналов, задатчик 13 амплитудных модул ций, первый, второй,...,N-й дополнительные суг-о аторы 14,14,..., The digital multiphase generator contains a reference generator 1, a counter 2 setpoint adjuster 3 division factors, first, second, ..., Nth controlled dividers 41.4J, ..., 4 frequencies, first, second, ..., N- th additional counters 5, 5, j,. . .,, setting unit 6 phase modulations, first, second, ..., N-th adders 7, 7,. . , 7f ,, setting unit 8 phase shifts, first, second, ..., Kth blocks 9t, 9,. . . , 9f code comparison, master of 10 modes, first, second ,. N-th blocks 11, 11, ..., 11 of operational memorization, unit of 12 waveforms, unit of 13 amplitude modulations, the first, second, ..., N-th additional arc of 14,14, .. .

I4j, задатчик 15 амплитуд, первый, второй,...,N-й цифроаналоговые преобразователи 16 ,,16,...,16, первый, второй,...,N-u дополнительные цифро- аналоговые преобразователи 17,17, ..., 1 7 fJ и задатчик 18 масштаба.I4j, master of 15 amplitudes, first, second, ..., N-th digital-analog converters 16 ,, 16, ..., 16, first, second, ..., Nu additional digital-to-analog converters 17,17, .. ., 1 7 fJ and dial 18 scaler.

Цифровой многофазный генератор ра ботает следующим образом.The digital multi-phase generator operates as follows.

Последовательность ш пульсов поступает с выхода опорного генератора 1 на счетный вход счетчика 2.Измен ющийс  двоичный код поступает на первые входы первого, второго,..., . Н-го сумматора 7 ,7,. .. ,7,, на вторые входы которых с соответствующих выходов задатчика 8 подаютс  посто нные двoич ыe коды, обеспечивающиеThe sequence of w pulses comes from the output of the reference generator 1 to the counting input of the counter 2. The changing binary code goes to the first inputs of the first, second, ...,. N th adder 7, 7 ,. .., 7, to the second inputs of which, from the corresponding outputs of the setting device 8, constant binary codes are supplied, which provide

относительный фазовый сдвиг между вы- 50 дул ции выходных сигналов по фазеrelative phase shift between output of the output signals in phase

ходными сигналами. В задатчике 12 записаны коды мгновенных значений одного периода нескольких видов сигналов . Эти коды мгновенных значений требуемой формы сигнала переписьгеают- ее с  в.первьш, второй,...,N-й блоки 1 1 1, 11 2 , . . ., 1 Ifj по соответствующим адресам, коды которых с адресного выхода задатч1пса 12 поступают на вторыеdriving signals. In the setting unit 12 recorded codes of the instantaneous values of one period of several types of signals. These codes are instantaneous values of the desired waveform census-it with the first, second, ..., N-th blocks 1 1 1, 11 2,. . ., 1 Ifj at the corresponding addresses, the codes of which from the address output of preset 1 12 come to the second

Claims (1)

и/или амплитуде с различной частот Формула изобретениand / or amplitude with different frequencies. The formula of the invention Цифровой многофазный генератор, держащий последовательно соединепн опорный генератор и счетчик, первы второй, ..., N-сумматоры, первый, рой,,..,N-й блоки оперативного запDigital multi-phase generator, holding in series the reference generator and counter, first second, ..., N-adders, first, swarm, .., N-th blocks of operational zap входы первого, второго, ..., N-ro блоков 9,9,,...,9. При совпадении кода адреса на адресном входе первого , второго, .. . ,JJ-ro блоков 11 , 11 2 , ...,11„ с кодом адреса на адресном выходе задатчика 12 на выходе соответственно первого, второго,...,N-ro блоков 9,,9,...,9 формируетс  импульс записи. Формирование выходных сигналов осуществл етс  путем циклического считывани  записанной в первом , втором,...,N-M блоках 11,11,. 11м информации и последующего преобthe inputs of the first, second, ..., N-ro blocks 9.9 ,, ..., 9. If the address code at the address input of the first, second, .. matches. , JJ-ro blocks 11, 11 2, ..., 11 with the address code at the address output of the setpoint 12 at the output of the first, second, ..., N-ro blocks 9,, 9, ..., 9, write pulse. The output signals are generated by cyclically reading the recorded in the first, second, ..., N-M blocks 11,11 ,. 11m of information and the subsequent conversion разовани  ее в аналоговую форму на первом, втором,...,N-M цифроаналого- вых преобразовател х 1 6 ,, 1 6 , . . . , 1 6 |д. Амплитуда выходчьпс сигналов зависит от напр жени  на выходах первого,второго , ... ,N-ro дополнительных цифро- аналоговых преобразователей 17,17 ,. ...,17, на информационные входы которых поступают двоичные коды с выходов первого, второго,...,N-гоdeveloping it in analog form on the first, second, ..., N-M digital-analogue converters 1 6 ,, 1 6,. . . , 1 6 | d. The amplitude of the output signals depends on the voltage at the outputs of the first, second, ..., N-ro additional digital-to-analog converters 17,17,. ..., 17, to the informational inputs of which the binary codes are received from the outputs of the first, second, ..., Nth дополнительных сумматоров 14,, 14, ...,14|, на опорные входы подаетс  напр жение с выхода задатчика 18. На первые входы первого, второго,..., N-ro дополнительных сумматоров I4,l4,...,14jj поступают посто нные двоичные коды с соответствующих выходов задатчика 15. Включение задатчика 6 и задатчика 13 осуществл етс  с помощью задатчика 10. Последов ательность импульсов с дополнительного счетчика 2 поступает на счетные входы первого, второго, ...,Н-го управл емых делителей 4,, 4,... ,4 коэффициент, делени  которьЪсadditional adders 14 ,, 14, ..., 14 |, voltage is supplied to the reference inputs from the output of the setter 18. The first inputs of the first, second, ..., N-ro additional adders I4, l4, ..., 14jj Constant binary codes are received from the corresponding outputs of the setting device 15. The setting of the setting device 6 and the setting device 13 is carried out using the setting device 10. The pulse sequence from the additional counter 2 is fed to the counting inputs of the first, second, ..., N-th controlled dividers 4 ,, 4, ..., 4 ratio, dividing устанавливаетс  с помощью задатчика 3. Измен ющиес  с различной частотой Г двоичные коды с выходов первого,второго , ... ,N-ro дополнительных счетчиков 5 , ,5,... ,5 1 поступают на соответствующие входы задатчика 6 и соответствующие входы задатчика 13, на выходах которых двоичные коды измен ютс  по заданному-закону, что приводит к независ щей (раздельной) модул ции выходных сигналов по фазеis set using the setting device 3. The binary codes changing from different frequencies G from the outputs of the first, second, ..., N-ro additional counters 5, ..., 5, ..., 5 1 are fed to the corresponding inputs of the setting device 6 and the corresponding inputs of the setting device 13, on the outputs of which the binary codes change according to a predetermined-law, which leads to independent (separate) modulation of the output signals in phase и/или амплитуде с различной частотой. Формула изобретени and / or amplitude with different frequency. Invention Formula Цифровой многофазный генератор,содержащий последовательно соединепные опорный генератор и счетчик, первый, второй, ..., N-сумматоры, первый, второй ,,..,N-й блоки оперативного запоминани , первый, второй,...,N-ft блоки сравнени  кодов, первый, второй, ...,Н-й цифроаналоговые преобразователи , первый, второй,...,Н-й дополни- тельные сумматоры, первый, второй,..., N-й дополнительные цифроаналоговые преобразователи, задатчик фазовых модул ций , задатчик фазовых сдвигов.A digital multi-phase generator containing a series-connected reference generator and a counter, first, second, ..., N-adders, first, second ,, .., Nth operational storage units, first, second, ..., N-ft code comparison blocks, first, second, ..., Nth digital-analogue converters, first, second, ..., Nth additional adders, first, second, ..., Nth additional digital-analogue converters, setting unit phase modulation, phase shifter. ных цифроаналоговых преобразователе первый, второй,...,Ы-й выходы задат чика амплитуд соединены с первыми входами соответственно первого, вто рого, ... ,N-ro дополнительных сумматоров , вторые входы которых соедине ны с соответствующими выходами зада чика амплитудных модул ций, выходыThe first, second, ..., L th outputs of the amplitude generator are connected to the first inputs of the first, second, ..., Nth additional adders, the second inputs of which are connected to the corresponding outputs of the amplitude module. , exits задатчик формы сигналов, задатчик амп-ю первого, второго,...,N-ro дополниных цифроаналоговых преобразователей, первый, второй,...,Ы-й выходы задат- чика амплитуд соединены с первыми входами соответственно первого, второго , ... ,N-ro дополнительных сумматоров , вторые входы которых соединены с соответствующими выходами задат- чика амплитудных модул ций, выходыwaveform adjuster, setter of the first, second, ..., N-ro additional digital-to-analog converters, the first, second, ..., Lth outputs of the setpoint amplitude are connected to the first inputs of the first, second, respectively ., N-ro additional adders, the second inputs of which are connected to the corresponding outputs of the generator of amplitude modulation, the outputs литудньбс модул ций, задатчик амплитуд и задатчик масштаба, причем выход счетчика соединен с первыми входами первого, второго, ... ,N-го сумматоров, выходы которых соединены с первыми входами соответственно первого, второго , ... ,N-ro блоков сравнени  кодов и с адресными входами соответственно первого, второго, N-ro блоков оперативного запоминани , первый, второй, ...,М-ый выходы задатчика фазовых сдвигов соединены с вторыми входами соответственно первого, второго,..., N-ro сумматоров, третьи входы которых соединены с соответствующими вьгх:о-25 симой модул ции каждого из N генеридами залртчика фазовых модул ций, первый, второй,...,Н-й информационные выходы задатчика формы сигналов соединены с информационными входами соответственно первого, второго ,..,, N-ro блоков оперативного запоминани , входы записи которых соединены с выходами соответственно первого, второго , N-ro блоков сравнени  кодов, адресный выход задатчика формы сигналов соединен с вторыми входами первого- , второго,...,N-ro блоков сравнени  кодов, выходы первого, второго, ...,N-ro блоков оперативного запоминани  соединены с информационными вхо-дд счетными входами соответственно перlithunbs modulations, amplitude adjuster and scale adjuster, with the counter output connected to the first inputs of the first, second, ..., Nth adders, the outputs of which are connected to the first inputs of the first, second, ..., N-ro comparison blocks, respectively codes and address inputs, respectively, of the first, second, N-ro blocks of operational storage, the first, second, ..., M-th outputs of the phase shift originator are connected to the second inputs of the first, second, ..., N-ro adders, the third inputs of which are connected to the corresponding terminals: o-25 sima deductions of each of the N genera- tors of the phase modulation gatekeeper, the first, second, ..., Nth information outputs of the waveform adjuster are connected to the information inputs of the first, second, .., Nth instant memory blocks, whose recording inputs connected to the outputs of the first, second, N-ro comparison code blocks, the output output of the waveform adjuster is connected to the second inputs of the first, second, ..., N-ro code comparison blocks, the first, second, ..., N outputs -ro RAM blocks are connected to info onnymi WMOs-dd counting inputs, respectively, lane вого, второго,...,N-ro дополнительных счетчиков, счетные входы первого , второго,...,N-ro управл емых де лителей частоты соединены с дополни тельным выходом счетчика.Second, second, ..., N-ro additional counters, the counting inputs of the first, second, ..., N-ro controlled frequency dividers are connected to the additional output of the counter. дами соответственно первого, второго ,..., N-ro цифроаналоговых преобразователей , опорные входы которых соединены с выходами соответственно пер- .вого, второго,...,N-ro дополнительтельных сумматоров соединены с ин- формационными входами соответственно первого, второго,...,N-ro дополнительных цифроаналоговых преобразователей , опорные входы которых соединены с выходом задатчика масштаба, управл ющий вход задатчика фазовых модул ций соединен с первым выходом задатчика режимов, второй выход которого соединен с управл ющим входом задатчика амплитудных модул ций, отличающийс  тем, что, с целью расширени  функциональных возможностей путем обеспечени  незави0Dami, respectively, of the first, second, ..., N-ro digital-analog converters, the reference inputs of which are connected to the outputs of the first, second, ..., N-ro additional adders are connected to the information inputs of the first, second, respectively, ..., N-ro additional digital-to-analog converters, the reference inputs of which are connected to the output of the scaler, the control input of the phase modulation setter is connected to the first output of the mode setter, the second output of which is connected to the control input of the setpoint generator bulk modulation, characterized in that, in order to extend the functionality by providing independent 5five руемых сигналов, введены задатчик коэффициентов делени , nepBbrt,второй ,...,N-й управл емые делители частоты и первый,второй,...,N-й дополнительные счетчики, выходы которых соединены с соответствующими входами задатчика фазовых модул ций и соответствующими входами задатчика амплитудных модул ций, первый, BTopo,N-A выходы задатчика коэффициентов делени  соединены с информационными входами соответственно первого,второго, ..., -го управл емых делителей частоты , выходы которых соединены соsignals, the division factor adjuster, nepBbrt, the second, ..., Nth controlled frequency dividers and the first, second, ..., Nth additional counters, whose outputs are connected to the corresponding inputs of the phase modulation setpoint generator and the corresponding the inputs of the setpoint generator of amplitude modulations, the first, BTopo, NA outputs of the setting unit of the division factors are connected to the information inputs of the first, second, ..., nd controlled frequency dividers, the outputs of which are connected to счетными входами соответственно перcounting inputs, respectively вого, второго,...,N-ro дополнительных счетчиков, счетные входы первого , второго,...,N-ro управл емых делителей частоты соединены с дополнительным выходом счетчика.Second, second, ..., N-ro additional counters, the counting inputs of the first, second, ..., N-ro controlled frequency dividers are connected to the additional output of the counter.
SU874348894A 1987-12-23 1987-12-23 Digital multiphase generator SU1515337A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874348894A SU1515337A1 (en) 1987-12-23 1987-12-23 Digital multiphase generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874348894A SU1515337A1 (en) 1987-12-23 1987-12-23 Digital multiphase generator

Publications (1)

Publication Number Publication Date
SU1515337A1 true SU1515337A1 (en) 1989-10-15

Family

ID=21344420

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874348894A SU1515337A1 (en) 1987-12-23 1987-12-23 Digital multiphase generator

Country Status (1)

Country Link
SU (1) SU1515337A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1427551, кл. Н 03 В 19/00, 14.10.86. *

Similar Documents

Publication Publication Date Title
US3772681A (en) Frequency synthesiser
DE69523320D1 (en) DIGITAL PULSE WIDTH MODULATOR WITH INTEGRATED TEST AND CONTROL UNITS
SU1515337A1 (en) Digital multiphase generator
US6078277A (en) Arrangement and method for producing a plurality of pulse width modulated signals
US4284940A (en) Electrical wave synthesizer for controlling an electric motor
EP0109835B1 (en) Wave generation circuit for an inverter
SU1427551A1 (en) Multiphase digital generator
SU1145352A1 (en) Function generator
SU1396151A1 (en) Function generator
SU1378008A1 (en) Three-phase generator of polyharmonic signals
SU1343541A1 (en) Digital three-phase oscillator
SU1702328A1 (en) Radio signal simulator
SU1288892A1 (en) Digital generator of three-phase sine signals
SU1279077A1 (en) Sweep-fpequency sine signal generator
SU1614095A2 (en) Infralow frequency signal generator
SU1001436A1 (en) Master generator of multi-step three-phase voltage
SU1363423A1 (en) Digital frequency synthesizer
SU1566454A1 (en) Digit frequency synthesizer
SE333018B (en)
SU1483438A1 (en) Multiphase pulsed voltage stabilizer
SU1023348A2 (en) Multichannel function generator
SU1136296A1 (en) Device for controlling step motor
RU1835121C (en) Method for control of dc-ac-multistep voltage converter
SU1069125A1 (en) Non-stationary signal generator
SU1427526A1 (en) Converter control device