SU1509863A1 - Устройство дл вычислени систем логических функций - Google Patents

Устройство дл вычислени систем логических функций Download PDF

Info

Publication number
SU1509863A1
SU1509863A1 SU874286015A SU4286015A SU1509863A1 SU 1509863 A1 SU1509863 A1 SU 1509863A1 SU 874286015 A SU874286015 A SU 874286015A SU 4286015 A SU4286015 A SU 4286015A SU 1509863 A1 SU1509863 A1 SU 1509863A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
decoder
function
functions
outputs
Prior art date
Application number
SU874286015A
Other languages
English (en)
Inventor
Леонид Болеславович Авгуль
Николай Алексеевич Егоров
Валерий Павлович Супрун
Original Assignee
Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Белорусский государственный университет им.В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны, Белорусский государственный университет им.В.И.Ленина filed Critical Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Priority to SU874286015A priority Critical patent/SU1509863A1/ru
Application granted granted Critical
Publication of SU1509863A1 publication Critical patent/SU1509863A1/ru

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

Изобретение относитс  к вычислительной технике и микроэлектронике и предназначено дл  реализации систем логических функций, описывающих работу комбинационных узлов ЭВМ и спецпроцессоров. Цель изобретени  - упрощение устройства дл  вычислени  систем логических функций. Устройство содержит дешифратор функций 1, дешифратор 2, шифратор настройки 3, группу элементов ИЛИ 4 и коммутатор 5. На входы функции устройства поступает код номера реализуемой функции, на входы аргумента устройства - двоичные переменные. На выходе устройства реализуетс  сигнал, совпадающий со значением функции на данном наборе переменных. 2 ил., 2 табл.

Description

«/ % -
«/И
7,
VT
5
I
СП
о
со 00
ф со
Изобретение относитс  к вычислительной технике и микроэлектронике и предназначено дл  реализации систем логических функций, описывающих рабо- ту комбинационных узлов ЭВМ и спецпроцессоров .
Цель изобретени  - упрощение устройства дл  вычислени  систем логических функций.
На фиг.1 представлена схема устройства , общий вид; на фиг.2 - функциональна  схема устройства дл  рассматриваемого примера.
Устройство дл  вычислени  систем логических функций содержит дешифратор 1 функций, дешифратор 2, шифратор 3 настройки, группу элементов ИЛИ 4, коммутатор 5, входы 6 функции устройства, входы 7 аргумента устройства , выход 8 устройства. Дешифратор 1 функций имеет m входов и 1 выходов (1 - количество логических функций в реализуемой системе). Дешифратор 2 имеет п входов и 2 вы- ходов (п - количество переменных, от которых завис т функции f;(х , х . ... х) реализуемой системы, где i -1, 2, ... 1).
Шифратор 3 настройки содержит Р 1 элементов НЕ, г элементов ИЛИ, S элементов ИЛИ-НЕ, причем О- г + S
. 2 Г - 21 - 2. Количество входов элементов ИЛИ и ИЛИ-НЕ не превышает
величины
Н(|),
где (а) наибольшее
целое, не пр.евышаюи(ее а. Группа элементов ИЛИ k содержит t элементов ИЛИ, где 0 t 4 2 -Ч
Коммутатор 5 содер «ит Р + г + s i К : inin(2,2) элементов И, выходы которых соединены с входами элемента ИЛИ, выход которого соединен с выходом 8 устройства.
Устройство работает следующим образом .
На входы 6,, ..., 6 функции устройства поступает т-разр дный двоичный код Z.
номера
1
ТП
) системы.
реализуемой логическоРь
функции f(x.,, х, ..., на входы 7 1, ..., 7п аргумента устройства - двоичные переменные х,
X соответственно, ((з+1)му выходу дешифратора 2 соответствует j-й набор переменных х
1
Ч
где
3 О, 1, ..., 2-1). На выходе 8 устройства сигнал совпадает со значением функции f-(x,, Xj, .,
.)
на X 2
п Si
наборе с номером j
переменных х, х, ..., х.
Рассмотрим принцип работы устройства .
В табл. 1 представлен общий вид реализуемой устройством системы логических функций f.j(x, х, ..., x) i 1, 21. Очевидно, при заданном номере i логической функции
,
j
xj, 1 1,2,
набора j О,
п
переменных х,,
1 о I , f
сформировать сигнал
d.; ..6i
Aj J ,
J
f,ut
устройство на своем выходе должно
у .. f ..
«О.
Обозначим через V Yg.) кортеж значений
j (y,j,, ... воспроизводимых логический функций на j-м наборе переменных X , X ,
Количество
попарно различных кортежей v; ограничено величиной (2,2 ). Дл 
формировани  кортежей Vj используют дешифратор 1 функций и шифратор 3 настройки.
. При подаче двоичного кода Z, ..., Zj, номера функции f.(x,,x2, ...,х„) на выходах дешифратора 1 функций и выходах шифратора 3 .настройки будет сформировано некоторое упор доченное множество значений этой функции
11 У i} i (-)
среди элементов которого необходимо выбрать значение, соответствующее данному набору двоичных переменных
X
1
X
1
Пусть О, 1,
К . - X
« .
6f
X J
1 .
- 1) - конституента
единицы, соответствующа  j-му набору.
45
Очевидно, при заданном кoдeZ,...,
0
номера
(-
воспроизводимую на выходе 8 устройства функцию f (х1, х, .. ставить в виде
J
можно предf (i,
X
2
,Х) У К-У;
i-0
м
V KV . « J J
i
55
С целью упрощени  целесообразно произвести объединение конституент дл  тождественных кортежей
(к. V к)
V| при V;
JV
(2 ,2 ) множество попарно не тождественных кортежей из множества
fvji.
Дешифратор 2 и группа элементов ИЛИ i формируют множество KJ и осуществл ют объединение конституент при тождественных кортежах. Коммутатор 5 обеспечивает логическое умножение объединенных конституент на соответствующие кортежи.
Если некоторый кортеж V; е iV-j не имеет тождественных кортежей в этом множестве, j-й (j О, 1, ... 2 - 1) выход дешифратора 2 непосредственно соедин етс  с соответствующим информационным входом коммутатора 5.
Таким образом, в устройстве реали- заци  заданной системы логических функций осуществл етс  в результате двухступенчатой дешифрации - по кортежам значений функций f } и по наборам переменных х , х , ... х .
В качестве примера на фиг.2 представлена функциональна  схема устрой
6
реализующего приведенную в
2 систему п ти логических функзавис щих от п ти переменных
5, 1 5).

Claims (1)

  1. Формула изобретени 
    Устройство дл  вычислени  систем логических функций, содержащее дешифратор функций и шифратор настройки, входы которого соединены с входами дешифратора функции, входы которого соединены с входами функции устройства , отличающеес  тем, что, с целью упрощени , устройство содержит коммутатор, группу элементов ИЛИ и дешифратор, причем управл ющие входы коммутатора соединены с соответствующими выходами дешифратора функции и шифратора настройки, а информационные входы соединены с соответствующими выходами дешифратора и выходами элементов ИЛИ группы, входы аргумента устройства соединены с дешифратором, выходы которого соединены с входами элементов ИЛИ группы , выходы которых и соответствующие выходы дешифратора соединены с ин- Формационными входами коммутатора, выход которого  вл етс  выходом уст- ройства.
    О 1 2
    3 k
    5 6 7 8
    9 10 11 12 13
    1
    15
    16
    17
    18
    19 20 21 22 23 2k 25
    . 26 27 28
    29 30 31
    О О О О О О О О О О О О О О О О
    О О О
    а
    о
    о
    о
    о
    1
    1
    1
    1
    1
    1
    1
    1
    о
    о
    о
    о
    о
    о
    о
    о
    о о о о 1 1 1 1 о о о о 1 1 1 1 о о о о 1 1 1 1 о о о о 1 1 1 1
    о о 1 1 о о 1 1 о о 1 1 о о 1 1 о о 1 1 о о 1 1 о о 1 1 о о 1 1
    Таблица2
    1 1 о о 1 о 1 о 1 1 1 1 1 1 1 о о 1 о 1 о 1 о 1 о о о о 1 1 1 1
    о 1 1
    .0
    о 1 о 1 о о о о 1
    о 1 о 1 о о 1 о 1 1 о о 1 о 1 о о 1 1
    1 о о о 1
    о о о .1 о о 1 1 1 о о о о о о о о 1 1 1 о о о 1 о 1 1
    о 1 1 1 1 о о о 1 о 1 о о о 1 1 о о о 1 1 1 1 о о о о о о о 1 о
    о 1 1 1 о 1 о 1 1 о о о 1 о
    1 1 о о о 1 о о о о 1 1
    Н I
SU874286015A 1987-07-20 1987-07-20 Устройство дл вычислени систем логических функций SU1509863A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874286015A SU1509863A1 (ru) 1987-07-20 1987-07-20 Устройство дл вычислени систем логических функций

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874286015A SU1509863A1 (ru) 1987-07-20 1987-07-20 Устройство дл вычислени систем логических функций

Publications (1)

Publication Number Publication Date
SU1509863A1 true SU1509863A1 (ru) 1989-09-23

Family

ID=21320097

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874286015A SU1509863A1 (ru) 1987-07-20 1987-07-20 Устройство дл вычислени систем логических функций

Country Status (1)

Country Link
SU (1) SU1509863A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1084782, кл. G Об F 7/00, 1982. Авторское свидетельство СССР № 1441382, кл. G Об F 7/00, 1986. *

Similar Documents

Publication Publication Date Title
SU1509863A1 (ru) Устройство дл вычислени систем логических функций
SU1441382A1 (ru) Устройство дл вычислени систем логических функций
SU1264160A1 (ru) Устройство дл вычислени систем логических функций
SU1492469A1 (ru) Пороговый логический элемент
SU1711201A1 (ru) Устройство дл логической обработки изображений
SU947851A1 (ru) Универсальный логический модуль
SU1016778A1 (ru) Схема сравнени кодов
SU888107A1 (ru) Устройство дл формировани последовательностей чисел
SU1290256A1 (ru) Выделитель максимума
SU1476469A1 (ru) Устройство дл контрол остаточного кода по модулю три
SU1151964A1 (ru) Устройство переменного приоритета
SU771665A1 (ru) Устройство дл сравнени чисел
SU1432501A1 (ru) Устройство дл сравнени чисел
SU930681A1 (ru) Многофункциональна схема многозначной логики
SU1596463A1 (ru) Устройство дл преобразовани двоичного равновесного кода в полный двоичный код
SU1254466A1 (ru) Устройство дл сравнени двух @ -разр дных двоичных чисел
SU1594683A1 (ru) Устройство дл сравнени двух @ -разр дных двоичных чисел
SU1575168A1 (ru) Устройство дл выделени медианы трех чисел
SU739522A1 (ru) Устройство дл преобразовани кодов
SU1580347A1 (ru) Устройство дл сравнени чисел
EP0473278A3 (en) Logic apparatus for use with a computing device
SU1367166A1 (ru) Устройство дл преобразовани кода
SU1193663A1 (ru) Сумматор уплотненных кодов
SU1383334A1 (ru) Устройство дл выбора экстремального из @ @ -разр дных двоичных чисел
SU960768A1 (ru) Устройство дл сравнени чисел