SU1488827A1 - Устройство для моделирования систем передачи и обработки информации - Google Patents

Description

Изобретение относится к вычислительной технике. Цель изобретения расширение функциональных возможностей устройства за счет моделирования адаптации длины передаваемых сообще-

0т δ л. 26

ЗЦ „„1488827

Фиг.1

К-й канал

1488827

3

ний к уровню помех. Устройство содержит К каналов моделирования передачи информации, также блок 23 сдвига, генератор 24 случайных импульсов опроса, блок 25 адаптации. Функционирование устройства начинается с генерации импульсов-сообщений генераторами 1 во всех каналах моделирования передачи информации. Импульс-сообщение проходат через элемент 2 запрета (этот - . элемент совметсно с триггером 3 имитирует закрытие канала для других пользовательских сообщений до прихода ответного сообщения на переданное сообщение) и входит в блок 4 формиро-ι

4

вания передаваемых сообщений, в котором это сообщение дробится на ш передаваемых сообщений η-й длины. Затем все эти сообщения поступают в блок 5 выходной очереди, из которого они передаются по каналу в центральный обслуживающий прибор. Имитирует передачу. сообщений блок 15 задержки, который управляется блоком 25 адаптации, периодически настраивающий данный блок 15 на текущую длину Ь в зависимости от накопленной за определенный период работы устройства статисти?ки по среднему времени ответа сообщений в системе. 6 ил.

Изобретение относится к вычислительной технике и может быть использовано при проектировании систем передачи и обработки информации.

Цель изобретения - расширение фун* 25 кциональных возможностей устройства за счет обеспечения моделирования систем передачи данных с адаптацией длины передаваемых сообщений.

На фиг.1 изображена схема устрой- 30 ства; на фиг.2 - схема блока сдвига; на фиг.3 - схема блока моделирования очереди; на фиг,4 - схема блока формирования сообщений; на фиг.5 - схема^ блока задержки; на фиг.6 - схема блока адаптации.

Устройство (фиг.1) содержит К каналов моделирования передачи информации, каждый из которых включает' генератор 1 импульсов, элемент 2 запре- дд та, первый триггер 3, блок 4 формирования сообщений, блок 5 моделирования очереди, четвертый элемент ИЛИ 6, второй триггер 7, второй элемент И 8, генератор 9 импульсов, генератор 10 случайных импульсов отказов, элемент НЕ 11, таймер 12, первый элемент ИЛИ 13, третий элемент ИЛИ 14, блок 15 г задержки, счетчик 16 импульсов, третий элемент И 17, второй элемент 18 задержки, второй элемент ИЛИ 19, первый элемент И 20, первый элемент 21 задержки. Кроме того, устройство содержит группу 22 элементов ИЛИ, блок 23 сдвига, генератор 24 случайных импульсов опроса, блок 25 адаптации, ⁵⁵ блок 26 элементов И.

Блок 23 сдвига (фиг.2) содержит узлы 27-29.

'· Узел 27 предназначен для гашения "1" в приоритетром разряде стандартного регистра без изменения состояния остальных разрядов этого регистра.

Узел 28 представляет собой стандартный двунаправленный регистр сдвига с последовательйым и параллельным занесением информации.

Е работе устройства в блоке 23 используются следующие режимы. Параллельное занесение информации осуществляется через входы Ώ1-ϋΚ, когда на управляющих входах 1 и 2 поддерживаются уровни логической "1", а на С— вход поступает тактовый импульс.

Режим хранения выполняется при отсутствии на С-входе тактового импульса.

Режим установки в "0" выполняется при общем сбросе устройства, когда на вход сброса подается сигнал.

¹ Узел 29 предназначен для определения приоритетного разряда стандартного регистра сдвига. Приоритетным является первый по порядку, начиная с первого, разряд, содержащий логическую "единицу".

В состав блока сдвига входят элементы ИЛИ 30 и 31, элементы НЕ 32, элементы И 33, элемент ИЛИ 34, элемент ИЛИ 35, триггеры 36 и элемент ИЛИ 37.

Елок 5 моделирования очереди содержит узлы 38 гашения приоритетного разряда, регистр 39 сдвига, узел 40 определения приоритетного разряда.

В состав узлов 38 и -40 входят элементы НЕ 41, элементы ИЛИ 42, эле5

1488827

6

менты И 43, элементы НЕ 44, элемеьг ты И 45 и триггеры 46.

Елок 5 моделирования очереди содержит также элемент ИЛИ 47, элемент ИЛИ 48, элемент 49 запрета, элементы 50 и 51 задержки, элемент ИЛИ 52, группу элемента НЕ 53 и элементы И 54.

Разрядность регистра узла 39 выбирается исходя из расчета

^т ~ пер. мин >

где Ъ_{пер мМН} - длина передаваемого сообщения с минимальной длиной.

Елок 4 формирования сообщений

(фиг.4) имитирует дробление пользовательского сообщения на та передаваемых .сообщений. Елок 4 может использовать η длин .передаваемых сообщений, которые подбираются таким образом, чтобы длина пользовательского сообщения была кратна каждой длине передаваемого сообщения.

Елок формирования сообщений включает элемент 55 задержки, группу 56 элементов И, группу генераторов 57 импульсов, второй элемент ИЛИ 58, схему 59 расширения импульсов, первый элемент ИЛИ 60.

Элемент 55 задержки имитирует время, необходимое на передачу всего пользовательского сообщения. Каждый генератор 57 настраивается на определенную ширину импульса, которая имитирует время передачи сообщения Ь. длины. Количество выработанных за время задержки импульсов определяет число передаваемых сообщений ΐ-й длины, которое необходимо для передачи всего пользовательского сообщения.

Блок задержки (фиг.5) предназначен для переключения устройства на определенную длину Ь, передаваемых сообщений. Он управляется блоком 25 адаптации и включает группу 61 элементов И (всего элементов ш+1), элемент ИЛИ 62, группу 63 элементов И (всего элементов η-1), группу 64 элементов ИЛИ (всего 2(п-1) элементов), группу 65 триггеров, группу 66 элементов задержки, элемент ИЛИ 67.

Блок 25 адаптации (фиг.6) предназначен для поиска оптимальной длины передаваемых сообщений в зависимости от текущего уровня (интенсивности) помех в линиях связи системы.

Блок 25 включает сумматор 68, первый блок 69 элементов И, узел 70 деления, счетчик 71, первый элемент 72 задержки, первый регистр 73 памяти,

5 первую 74 и вторую 75 схемы сравнения, третий блок 76 элементов И, третий регистр 77 памяти, второй узел7 задержки 78, второй блок 79 элементов И, первый элемент ИЛИ 80, второй' регистр 81 памяти, первый узел 82 задержки, четвертый 83 и пятый 84 блоки элементов И, вход 85 установки, второй элемент 86 задержки, второй 87

15 и первый 88 триггеры, третий элемент ИЛИ 89, четвертый 90 и третий 91 элементы задержки, второй элемент И 92, первый элемент 93 запрета, первый 94 и седьмой 95 элементы И, второй эле20’ мент ИЛИ 96, генератор 97 импульсов, восьмой элемент ИЛИ 98, четвертый 99 и седьмой 100 элементы ИЛИ, второй элемент 101 запрета, четвертый элемент И 102, третий элемент И 103,

25 шестой 104, пятый 105 и девятый 106 элементы ИЛИ, третий элемент 107 запрета, пятый элемент И 108, шестой элемент И’109, пятый 110 и шестой 111 элементы задержки.

30 Генератор 9 импульсов совместно со счетчиком 16 предназначен для имитации времени ответа Т_οτβ. Этот генератор запускается пользовательским сообщением от генератора 1 случайных

импульсов сообщений и выдает постоян35 т

но импульсы в счетчик 16 до момента прихода ответного сообщения от элемента И 20, который останавливает генератор 9.

40 ^Тог«^а

^Тотз = ί·⁵»

где 8 - количество импульсов, пришедших в счетчик 16 за указанный период времени;

ί - длина единичного импульса,

при ί= 1 время ответа Т _отв =

ί = 8.

Механизм адаптации позволяет в зависимости от изменения инетнсивности помех в каналах связи выбирать оптимальную длину передаваемых сообщений.

Алгоритм, реализуемый’механизмом адаптации, состоит в следующем.

В д-й момент первичного опроса определяется среднее время ответа Т_0ГЙ,

полученное за период работы системы

до этого момента (обозначим этот период Т_Опр)^ Данная характеристика

7 1488827

8

фиксируется и сравнивается с Т _отй . ,

полученной в предыдущий момент первичного (либо вторичного ) опроса.

Т _отв^ = Τ_Οτβ_Ί..,» т.е. в системе интенсивность помех не меняется. Поэтому адаптация длины сообщения не осуществляется, а задается следующий момент первичного опроса.

Т отв_л < Т отв, в системе интен- _1θ сивность помех снижается, поэтому сразу выбирается новая длина передаваемого сообщения Ь пер;⁼ Ь лер;.,⁺

+ β(ί = 1,п), где Δ - приращение длю ны сообщения, η - количество исполь- 15 зуемых для адаптации длин передаваемых сообщений.

Далее задается момент вторичного опроса и определяется Т _огд за период работы системы до этого момента , ' 20

(обозначают этот период Т_ОПР)). Эта характеристика сравнивается с Т отв^ .

Т отб ί Т отвί , тогда И пвр ⁼

“ Ь пер ,·⁺ 4 · . ₂₅

Далее задается следующий момент вторичного опроса и определяется Т от в] ^за период Т _0Пр, , ^а затем сравнивается с ТотВу и т.д., до тех пор, пока последнее полученное Т _ίΤΒ^ не βθ бу дет больше >(либо равно) предыдущему Т οτβ_;· .

ТотврТ_О7В , тогда Ь _пер ,₊ =

⁼ пер ; “ 4.

Далее задается следующий момент первичного_опроса,

Т_от6.7 Т отв^_, * т.е. в системе интенсивность помех возрастает, поэтому сразу выбирается новая длина передаваемого сообщения П_пвр,=Ь _пер._- 4.

Далее задается момент вторичного опроса и определяется Т _оте^ ^за период Топ_р1 · _ 45

Тот_6;<Т_огвг, тогда Ь _пер?+1 =

“ Ь пер _ί ~ 4 .

Далее задается следующий момент вторичного опроса и определяется Тог_В^. за период Τ_0ΠΡι, а затем срав-₅θ нивается с Тоге· и т.д. до тех пор, пока последнее полученное Т_етв. не будет больше либо равно предыдущему Тоте $

отвр тогда Ь _пер .*= 55

“ ^ь пер, ⁺ 4.

Далее задается следующий з+1-й момент первичного опроса.

Функционирование системы данных начинается с передачи пользовательских сообщений от подчиненных ЭВМ к центральной ЭВМ с помощью сообщений минимальной длины.

Устройство работает следующим об- ί разом,

С выхода генератора 1 импульсов сообщений в блок 4 формирования сообщений через элемент 2 запрета поступает импульс пользовательского сообщения (фиг.1). Также этот импульс устанавливает триггер 3 в единичное состояние, который "запрещает" вход других импульсов в канал моделирования очереди, запускает генератор 9 импульсов и регистрируется в счетчике 71 блока 25 адаптации. При наличии установочного сигнала (он поддерживается в начале работы устройства) на соответствующем входе блока 4 (фиг.4) поступивший импульс проходит через элемент И 56, и запускает генератор 57, широтных импульсов, а также поступает на вход элемента 55 задержки. За время этой задержки от генератора 57 через эАемент ИЛИ 58 и схему 59 расширения импульсов в блок 5 моделирования очереди поступает ш импульсов передаваемых сообщений, которые через вход 0+ узла 39 (фиг.З) последовательно заносятся в этот узел. В определенный момент времени на запускающий вход блока 5 (фиг.З) приходит сигнал начала работы, который через элемент ИЛИ 52 поступает на управляющие входы элементов И узла 40 и осуществляет опрос выходов регистра 39, а также через элемент 50 приходит на вход элемента 49 запрета.

Информация из регистра заносится в узел 40, где определяется приоритетный разряд, сигнал с которого поступает в соответствующий триггер 46 и через элемент ИЛИ 48 на первый вход элемента 6 ИЛИ (т.е. в канал связи). Этот сигнал проходит через элемент ИЛИ 6 (фиг.1), устанавливает триггер 7 в единичное состояние, запускает через элемент ИЛИ 13 таймер 12. и поступает на информационный вход блока 15, имитирующего время передачи сообщения по каналу. Также установочный сигнал в начальный момент работы устройства поддерживается на одном из входов первого элемента И 61, блока 15 задержки (фиг.5), в результате чего сигнал с элемента ИЛИ 6 поступает

9

1488827

10

через элемент ИЛИ 64 на вход триггера 65^ и устанавливает его в единичное состояние, а также через элемент ИЛИ 62 на вход первого элемента 66₁ минимальной задержки. .Все последующие сигналы из блока 5 проходят ,через второй элемент И 61 _у, элемент ИЛИ 62 на вход элемента 66₁ задержки. Это будет постоянно происходить до момента подачи на управляющие входы блока 15 управляющих сигналов из блока 25 адаптации. Единица с выхода триггера 65^ до сброса этого триггера подается на первый управляющий вход блока 4 (фиг. 4). Таким образом

• имитируется передача пользовательского сообщения передаваемыми сообщениями минимальной длины.

20

При успешной передаче сообщения на выходе генератора 10 случайных импульсов отказов, имитирующего появления сбоев в канале, находится логический "О"; единичный сигнал из бло- 25 ка 15 задержки проходит через элемент И 8, поступает в блок 23 сдвига, на выход элемента 18 задержки, имитирующего передачу квитанции. При успешной передаче квинтанции сигнал проходит элемент И 17, сбрасывает таймер 12, триггер 7 и поступает на вход блока 5. Аналогичные действия происходят и в других каналах моделирования передачи информации. Таким образом, на первую группу К-входОв блока 23 сдвига поступают сигналы (единичные и нулевые), имитирующие переданные сообщения (или их отсутствие) от К каналов передачи информации.

Эти единичные сигналы поступают на первые входы входных элементов И узла 27, которые имитируют "сборку" пользовательского сообщения из переданных сообщений, т.е. пропускают в регистр 28 только последнее передаваемое сообщение из блока 5 выходной очереди (фиг.2). Признак последнего сообщения вырабатывают элементы" НЕ 53 и й 54 в·. блоках 5 (фиг.З). 50 Этот признак в виде логической "1" поступает на вторые входы соответствующих элементов И группы. С выходов этих элементов И единичные* сигналы сообщений проходят на элемент ИЛИ 34,55 формирующий тактовый импульс на Свход, в результате чего эти сигналы заносятся в регистр.

30

35

40

45

. В определенный момент времени, о? ₍ генератора 24 случайных импульсов опроса (он имитирует моменты окончания обработки пользовательских сообщений) поступает в узел 29 сигнал опроса, который "разрешает" прохождение сигналов из регистра 28 в узел 29.

Узел 29 определяет приоритетный разряд регистра и выбирает из него "единицу", которая устанавливает соответствующий триггер 36 в единичное

.состояние и через элемент ИЛИ 22 устанавливает триггер 7 в "единицу", запускает таймер 12 и поступает на вход элемента 21 задержки (фиг.1).. Таким образом имитируется завершение обработки пользовательского сообщения, формирование ответного сообщения, захват капала связи и передача сообщения по этому каналу. Также данный единичный сигнал через элемент ИЛИ 35 (фиг.2) поступает на (К+1)-й вход элемента ИЛИ 34, а затем на Свход узла 28. В результате этого в регистре будет осуществлено параллельное занесение информации из узла 27, который выполнил "гашение" единицы в выбранном приоритетром разряде.

При успешной передаче ответного сообщения (на выходе генератора 10 случайных импульсов находится "нуль") единичный сигнал с элемента 21 задержки проходит через элемент И 20,

!сбрасывает через элемент ИЛИ 14 триггер 7 ) имитируется открытие канала

; через элемент ИЛИ 19 таймер 12, а также сбрасывает триггер 3 (имитируется представление возможности передачи в канал одного пользовательского сообщения), останавливает генератор 9, "открывает" блок 26 элементов И (информация, имитирующая Т_огв, передается из счетчика 16 в блок 25 адаптации) и сбрасывает затем счетчик 16.

В случаях отказов в канале при передаче сообщений двух типов (прямого или ответного) либо квитанции на прямое сообщение генератор 10 случайных импульсов отказов совместно с элементом НЕ 11 "закрывает" прохождение "единицы" через соответствующий элемент И 8, 17 и 20 (сброс таймера 12 и триггера 7 не происходит). Через заданное время "ожидания" таймер' 12 ^срабатывает и сбрасывает сигналом по—

И 14 88827 1 2

вторной передачи через элемент ИЛИ 14 триггер 7.

В случае потери прямого сообщения, передаваемого в центральную ЭВМ (либо квитанции), этот сигнал повторной ^передачи с первого выхода таймера 12 поступает на вход повторной передачи блока 5 моделирования очереди,

В случае потери ответного сообщения данный сигнал с второго выхода таймера 12 поступает на соответствующий вход группы входов повторной передачи блока 23 сдвига, 15

При появлении сигнала от элемента Ии17 (успешная передача прямого сообщения и квитанции) (фиг.З) выходные элементы И узла 40 открываются и •пропускают информацию с разрядов 20

(1-т) в узел 38, а также на входы элемента ИЛИ 47. В результате этого в узле 38 происходит "гашение” приоритетной единицы (имитируется исключение переданного сообщения из оче- 25 реди ) и занесение новой информации В регистр.

Единичный сигнал от элемента ИЛИ 47 также поступает, на вход элемента 51 задержки и далее через ^элемент ИЛИ 52 вновь производит опрос узла 40, а также сбрасывает триггеры 46.

Цикл работы узла 40 блока 5 повторяется.

Если в регистре в очереди отсутст• вуют сообщения, то опрос узла 40 по- ³вторяется через элемент 49 запрета (элемент 50 синхронизирует поступление сигналов на входы элемента 49).

При поступлении сигнала от таймера 12 в блок 5 производится повторный опрос узла 40 без предварительного "гашения" в узле 38 единицы . приоритетного разряда, т.е. имитируется повторная передача прямого сообщения.

На ν-входе 1 узла 39 (фиг.З) в основном поддерживается нулевой сигнал, поэтому сообщения от блока могут поступать независимо от работы канала моделирования передачи. При поступлении сигнала от таймера 12 в блок 23 сдвига выходные элементы узла 29 "открываются" и пропускают единицу с того разряда, у которого был ранее установлен триггер 36 в "единицу", т.е. приоритетного разряда. Единичный сигнал через элемент ИЛИ 22 поступает в соответствующий канал, т.е.

осуществляется повторная передача ответного сообщения.

Кроме того, время обслуживания в несколько десятков, а иногда и сотен раз, превышает время передачи. Поэтому за один интервал обслуживания может произойти достаточно большое количество повторных передач сообщений обоих типов.

Очередной импульс опроса в блоке 23 (фиг.2) сбрасывает соответствующий триггер 36, так как предполагается, что передача ответного сообщения завершилась успешно.

В начальный момент работы устройства в регистрах 73, 77 и 81 двоичные числа отсутствуют. На всех управляющих выходах блока 25 адаптации поддерживаются уровни логического "нуля". Сигналы "единицы" с выхода "Равно" от первой и второй схем ср'ав·нения также поддерживаются на первом и втором входах элемента ИЛИ 96ι Поэтому импульс, выработанный генератором 97, проходит через открытый элемент 93 запрета (на его управляющем входе "0", так как триггер 88 в нулевом состоянии ), через элемент И 92 поступает на элемент 91 задержки, имитирующий периоды первичных опросов блока 25.

Также этот сигнал опрокидывает триггер 88, После окончания времени задержки-единичный сигнал через элемент ИЛИ ВО "открывает" блоки 69 и 70 элементов И и пропускают информацию из сумматора 68 и счетчика 71 в узел 70 деления, где вычисляется среднее время ответа за период задержки элемента 91, т.е. за период Т_Ъпр. Также сигнал с элемента ИЛИ 80 сбрасывает блоки 68 и 71, этим подготавливая данные элементы устройства к следующему периоду первичного либо вторичного опроса. Единичный сигнал с выхода элемента 91 задержки подается через элемент 72 задержки на управляющие входы элементов И блока 76, которые пропускают двоичную информацию из блока 70 в регистр 73.

Эта информация проходит и через элементы И блока 84 элементов И (на первых входах этих элементов в момент первоначального запуска блока 25 устанавливается "единица" и поступает в регистр 77. Пока первая схема сравнения сравнивает данные двоичные числа на ее выходе "Равно" поддерживает1488827

14

13

ся "единица". Этот сигнал будет поддерживаться на входе элемента ИЛИ.96 и втором входе элемента И 94. Триггер 88, устанавливающий ранее в единичное состояние, запрещает вход на элемент 91 задержки, поэтому он сбрасывается сигналом от генератора 97 через элемент И 94, на третий вход которого подается единица с выхода элемента 90 задержки. Элементы 90 и 111 подбираются в зависимости от суммарного времени работы блока 70 и схемы сравнения и предназначаются для синхронизации поступления сигналов на входы соответственно элементов И 94 и 95, а также для управления входами элементов И 102 и 108. Элемент 90 задержки также управляет входами элементов 101 и 103, предназначенными для обеспечения выдачи логической "единицы" на третий выход блока 25 в момент появления единичного сигнала от первой схемы сравнения на первом либо на втором управляющем выходе блока 25 адаптации. Это необходимо для того, чтобы, если сравниваемые величины Τ_οτβ не равны одна другой, осуществлять изменение длины передаваемых сообщений в блоке 15 задержки. В этом блоке происходит установление триггера 65; в единичное сос-< тояние и сброс ί-1-го (либо ί+1-го) триггера 65 сигналом, поступившим с третьего входа блока 25.

После проведенного сравнения в первой схеме информация через некоторую задержку переписывается из регистра 73 в регистр 77 с целью ее дальнейшего сохранения.

Второй и последующие сигналы первичного опроса с элемента 91 задержки осуществляют аналогичные действия, что и первый сигнал опроса.

В случае, если результаты сравнения А? В либо А 2.В, где А - текущее среднее время Т _οτβ, а В - предыдущее среднее время ответа Т_ст ^:£, то на выходе элемента ИЛИ 98 появляется "единица", которая сбрасывает триггер 87 и обеспечивает прохождение сигнала от генератора 97 через элемент И 109 на элемент 110 задержки (данный элемент, имитирует периода вторичных опросов блоком 25 ). После окончания времени задержки единичный сигнал через элемент ИЛИ 80 "открывает" блоки 69 и 79 элементов И и пропускает информацию из сумматора 68 и счетчика 71 в

узел 70 деления, а в следующем также сбрасывает элементы 68 и 71 устройства. Этот сигнал через элемент 86 задержки поступает на вход блока 83 элементов И и на вход элемента 111 задержки. Информация блока 70 поступает в регистр 81.

Вторая схема сравнения сравнивает двоичные числа, находящиеся в регистрах 77 и 81 и выдает единичный сигнал либо на входы элементов 104 и 106, либо на выход элемента ИЛИ 100,

К этому времени "единица" с выхода элемента 111 задержки подается на третий вход элемента И 95 и на третьи входы элементов И 102и108, В результате этого единичный сигнал по- . дается на третий либо четвертый управляющий выход блока 25, а затем в блок 15, на первом либо втором управляющем входе которого поддерживается "единица" от блока 25.

В блоке 15 осуществляется настройка на новую длину сообщения в зависимости от того, на каких его управляющих входах появляются и поддерживаются единичные сигналы.

Если после сравнения "Единица" появляется на выходе "Меньше", то этот сигнал сбрасывает триггер 87 и в блоке 25 осуществляется задание нового момента вторичного опроса (предыдущий цикл повторяется).

Если единица появляется на выходе элемента ИЛИ 100, то через элемент И 95 выполняется сброс триггера 87 и осуществляется задание нового момента первичного опроса.

При поступлении сообщений в блок 15 задержки они проходят через ΐ-й элемент И 61, второй вход которого управляется ί-м триггером, установленным в единичное состояние блоком 25 в последний момент опроса.

Елок 15 задержки постоянно и оперативно управляет блоком 4 формирования передаваемых сообщений. Изменение длины сообщения в блок 15 сразу же впечет за собой изменение количества передаваемых сообщений в блоке 4, необходимых для транспортировки по каналу связи всего пользовательского сообщения.

Claims (1)

1. Формула изобретения

   Устройство для моделирования систем передачи и обработки информации,

   15 '1488827' 16

   10

   15

   25

   содержащее блок сдвига, генератор случайных импульсов опроса, выход которого соединен с входом опроса блока сдвига, а также включает К каналов моделирования передачи информации, каждый из которых содержит генератор случайных импульсов отказов, счетчик импульсов, элемент НЕ, три элемента И, генератор случайных импульсов сообщений, элемент запрета, первый и второй элементы задержки, первый триггер, первый и второй элементы ИЛИ, таймер, блок моделирования очереди, вход запуска которого является входом запуска устройства, первый вход первого элемента И соединен с. выходом элемента НЕ, вход которого подключен к выходу генератора случайных импульсов отказов, группа информационных входов блока сдвига подключена соответственно к выходам вторых элементов И каналов моделирования передачи информации, в каждом !канале моделирования передачи информации управляющий вход элемента запрета соединен с прямым выходом первого триггера, единичный вход которого подключен к выходу элемента запрета, выход первого элемента ИЛИ подключен к входу запуска таймера, первый выход переполнения которого |Соединен с входом останова блока моделирования очереди, выход первого элемента задержки подключен к второму входу первого элемента И, выход которого соединен с входом сброса счетчика импульсов, выход второго элемента ИЛИ соединен с входом останова таймера, о тличающее ся тем, что, с целью расширения функциональных возможностей за счет моделирования адаптации длины передаваемых сообщений к уровню помех, оно дополни-тельно содержит блок адаптации, группу элементов ИЛИ, а каждый канал моделирования передачи информации дополнительно содержит генератор импульсов, блок элементов И, третий и четвертый элементы ИЛИ, второй триггер, блок задержки и блок формирования сообщений, состоящий из элемента задержки, первого и второго элементов ИЛИ, группы элементов И, группы генераторов импульсов и расширителя импульсов, выход первого элемента ИЛИ^5 блока формирования·сообщений соединен с первым входом первого элемента И группы, а выходы элементов И группы

   20

   15

   45

   50

   соединены соответственно с входами запуска генераторов импульсов группы, выходы которых соединены соответственно с входами второго элемента ИЛИ блока формирования сообщений, выход которого подключен к входу расширителя импульсов, а входы сброса генераторов импульсов группы подключены к выходу элемента задержки блока формирования сигналов, первый вход элемента ИЛИ которого и первые входы элементов И группы, начиная с второго, соединены соответственно с выходами блока задержки своего канала моделирования передачи информации, второй вход первого элемента ИЛИ блока формирования сигналов является установочным входом устройства, а вход элемента задержки и вторые входы элементов И группы, блока формирования сообщений объединены и соединены с выходами элемента запрета и входом генератора импульсов своего канала моделирования передачи информации, выход расширителя импульсов блока г. формирования сообщений подключен к информационному входу блока моделирования очереди своего канала моделирования передачи информации, блок адаптации устройства содержит сумматор, счетчик импульсов, узел деления, два триггера, три регистра памяти, пять блоков элементов И, шесть элементов задержки, две схемы сравнения, генератор импульсов, девять элементов ИЛИ, семь элементов И, три элемента запрета, два узла задержки, причем в блоке адаптации разрядные выходы счетчика и сумматора соответственно через первый и второй блоки элементов И соединены с информационными входами первой и второй групп узла деления, а входы считывания сумматора, счетчика и управляющие входы первого и второго блоков элементов И подключены к выходу первого элемента ИЛИ, выход первого элемента задержки подключен к управляющему

   входу третьего блока элементов И, выхода которого подключены соответственно к разрядным входам первого регистра памяти, выход второго элемента задержки подключен к управляющему входу четвертого блока элементов И, выхода которого соединены соответст. венно с разрядными входами второго

   регистра памяти, выхода пятого блока

   элементов И подключены соответствен17

   1488827

   18

   но к разрядным входам первой группы Третьего регистра памяти, разрядные входы второй группы которого через первый узел задержки подключены соответственно к разрядным выходам первого регистра памяти, а разрядные выходы второго регистра памяти через второй узел задержки соединены соот- ветственно с разрядными входами третьей группы третьего регистра памяти, информационные входы первой и второй групп первой схемы сравнения подключены к разрядным выходам соответственно первого и третьего регистров памяти, а информационные входы первой и второй групп второй схемы сравнения соединены с разрядными выходами соответственно третьего и второго регистров памяти, выход "Равно" первой схемы сравнения соединен с первыми входами второго элемента ИЛИ и первого элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, выход которого соединен с нулевым входом первого триггера, прямой выход которого подключен к управляющему входу первого элемента И, выход которого подключен к первому входу второго элемента И, выход которого соединен с единичным входом первого триггера и входом третьего элемента задержки, выход которого подключен к первому входу первого элемента ИЛИ и входу четвертого элемента задержки, выход которого соединен с вторым входом первого элемента И,первым входом четвертого элемента ИЛИ, управляющим входом второго элемента запрета, первым входом пятого элемента ИЛИ и первым входом третьего элемента И, выход которого соединен с первым входом шестого элемента ИЛИ, выход которого подключен к первому входу пятого элемента И, второй вход которого и первый вход четвертого х. элемента И соединены с первым выходом генератора импульсов, второй выход, которого подключен к третьему входу первого элемента И, а третий выход генератора импульсов подключен к информационному входу третьего элемента запрета, выход которого соединен с первым входом шестого элемента И, выход которого подключен к единичному входу второго триггера и входу пятого элемента задержки, выход которого соединен с вторым входом первого элемента ИЛИ, входом второго

   элемента задержки и входом шестого элемента задержки, выход которого подключен к второму входу пятого элемента ИЛИ, второму входу четвертого элемента ИЛИ и первому входу седьмого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, третий выход генератора импульсов подключен к информационному входу первого элемента запрета и вто—. |рому входу седьмого элемента И, третий вход которого соединен с выходом седьмого элемента ИЛИ, информационным входом второго элемента запрета ,и вторым входом второго элемента ИЛИ, выход которого подключен к второму входу второго элемента И, выход третьего элемента задержки соединен с входом первого элемента задержки, вы.ход "Больше" первой схемы сравнения соединен с первым входом восьмого элемента ИЛИ, выход которого подключен к второму входу шестого элемента И и первому входу девятого элемента ИЛИ, выход которого соединен с нулевым входом второго триггера, второй вход девятого элемента ИЛИ подключен к входу "Меньше" второй схемы сравнения и второму входу шестого элемента ИЛИ, прямой выход второго триггера соединен с управляющим входом третьего элемента запрета, выход "Меньше" первой схемы сравнения подключен к второму входу восьмого элемента ИЛИ, а выход "Меньше или равно" второй схемы сравнения подключен к второму входу третьего элемента И, входы седьмого элемента ИЛИ подключены соответственно, к выходам "Равно" и. "Больше" второй схемы сравнения, выходы четвертого элемента ИЛИ и второго элемента запрета соединены соответственно с вторым и третьим входами четвертого элемента И, а выход пятого элемента ИЛИ соединен с третьим входом пятого элемента И, выходы узла деления соединены соответственно с информационными входами первого., второго и третьего блоков элементов И, группы -информационных входов сумматора блока адаптации подключены соответственно к выходам блоков элементов И каналов модулирования передачи информации, выходы элементов запрета которых соединены соответственно с разрядными входами счетчика импульсов блока адаптации, выходы "Больше" и "Меньше" первой схемы сравнения и вы19 1488827

   20

   ходы четвертого и пятого элементов И которого соединены соответственно с первым, вторым, третьим и четвертым информационными входами блока задерж- $ ки всех каналов моделирования передачи информации, а управляющий вход пятого блока элементов И блока адаптации является вторым установочным Входом· устройства, в каждом канале моделирования передачи информации выход генератора случайных импульсов сооб—. щений соединен с информационным входом элемента запрета, а выход первого элемента И подключен к нулевому входу, 5 первого триггера, установочному входу генератора импульсов, управляющему входу блока элементов И, первому входу второго элемента ИЛИ и первому входу третьего элемента ИЛИ, выход ^0 которого соединен с нулевым входом второго триггера, единичный вход ко, торого подключен к выходу четвертого элемента ИЛИ и пятому информационному входу блока задержки, установочный 25 вход которого является третьим установочным входом устройства, а выход блока задержки подключен к первому входу второго элемента И, второй вход которого соединен с прямым выходом " второго триггера, а третий вход вто- Р рого элемента И соединен с выходом элемента НЕ и первым входом третьего элемента И, выход которого подключен к вторым входам второго и третьего ; элементов ИЛИ и входу опроса блока 35 (моделирования очереди, информационный выход которого соединен с первым

   входом четвертого элемента ИЛИ, второй вход которого, первый вход первого .элемента ИЛИ и вход первого элемента задержки в каждом канале моделирования передачи информации объединены и соединены с выходом соответствующего элемента ИЛИ группы устройства, в каждом канале моделирования передачи информации, выход второго элемента И соединен с входом второго элемента задержки, выход которого подключен к второму входу третьего элемента И, а выход четвертого элемента ИЛИ соединен с вторым входом первого элемента ИЛИ, выход генератора импульсов подключен к счетному входу счетчика импульсов, разрядные выходы которого соединены соответственно с информационными входами блока элементов И, первый выход переполнения таймера подключен к третьемувходу третьего элемента ИЛИ, четвертый вход которого соединен с вторым, выходом переполнения таймера, второй выход переполнения таймера каждого канала моделирования очереди соединен с соответствующим установочным входом группы блока сдвига устройства, а второй информационный вход блока моделирования очереди каждого канала моделирования передачи информации соединен с сооветствующим входом опроса группы блока сдвига устройства ^информационные выходы первой и Второй групп которого соединены соответственно с первыми и вторыми входами элементов ИЛИ группы устройства.

   1488827

   бхощ у

   < 1 < г 2! ··· г ΐ 1^4 ν-ь 9

   А,

   'Ό *— ю ί*>

   Фие. 2

   1488827

   1488827

   Фиг. У

   '$ΐ

   1488827

   В

   Ό-