SU1488819A1 - Устройство для сопряжения основной и вспомогательных цифровых вычислительных машин - Google Patents

Устройство для сопряжения основной и вспомогательных цифровых вычислительных машин Download PDF

Info

Publication number
SU1488819A1
SU1488819A1 SU874379687A SU4379687A SU1488819A1 SU 1488819 A1 SU1488819 A1 SU 1488819A1 SU 874379687 A SU874379687 A SU 874379687A SU 4379687 A SU4379687 A SU 4379687A SU 1488819 A1 SU1488819 A1 SU 1488819A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
input
group
output
memory
Prior art date
Application number
SU874379687A
Other languages
English (en)
Inventor
Igor V Sharovar
Mikhail A Moryantsev
Aleksandr N Efimtsev
Gennadij S Kodenskij
Original Assignee
Ki I Avtomatiki Im Khkhu Sezda
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ki I Avtomatiki Im Khkhu Sezda filed Critical Ki I Avtomatiki Im Khkhu Sezda
Priority to SU874379687A priority Critical patent/SU1488819A1/ru
Application granted granted Critical
Publication of SU1488819A1 publication Critical patent/SU1488819A1/ru

Links

Landscapes

  • Bus Control (AREA)

Description

Изобретение относится к вычислительной технике и может быть использовано для сопряжения цифровых вычислительных машин в системах управления. Целью изобретения является повышение производительности и быстродействия обмена по инициативе вспомогательных цифровых вычислительных машин. Устройство содержит блок 2 памяти, группу 3 блоков памяти, блок 4 согласования и блок 5 приостанова. Устройство обеспечивает связь основной и вспомогательных вычислительных машин через общие ресурсы памяти. 4 ил.
Фиг.1
00
00
00
СО
3
1488819
4
Изобретение относится к вычислительной технике и может быть использовано для сопряжения цифровых вычислительных машин в системах управления.
Целью изобретения является повышение производительности и быстродействия обмена по инициативе вспомогательных цифровых вычислительных машин .
На фиг.1 приведена блок-схема устройства; на фиг.2 - схема блока согласования; на фиг.З - схема блока приостанова; на фиг.4 — схема блоков памяти.
На фиг.1 обозначены основная ЦВМ (ОЦВМ) 1, блок 2 памяти, группа блоков 3 памяти, блок 4 согласования, блок 5 приостанова 4 группа вспомогательных ЦВМ (ВЦВМ) 6.
Блок 4 согласования содержит (фиг.2) первую, вторую и третью группы коммутаторов 7-9.
Блок 5 приостанова содержит (фиг.З) регистр 10 подтверждения приостанова, первый блок элементов И 11, регистр 12 масок, элемент НЕ 13 первый и второй элементы И 14 и 15, первый регистр 16 запросов, второй блок элементов И 17 и второй регистр 18 запросов.
Блоки 2 и 3 памяти содержат (фиг.4) коммутатор 19 шин данных, коммутатор 20'шин адреса, коммутатор 21 шин управления и банк 22 памяти.
Устройство работает следующим образом.
ОЦВМ 1 и все ВЦВМ 6 содержат свои блоки 2 (3) памяти, имеющие одинаковые адреса и являющиеся частью ' адресного пространства ОЦВМ 1 (ВЦВМ 6).
В каждый блок 2 (3) памяти' входит банк 22 памяти, который является запоминающим устройством с произвольной выборкой. Блок 2 (3) памяти по инициативе ВЦВМ 6 (ОЦВМ 1) имеет возможность отключаться от внутренней магистрали своей машины и подключаться к магистралям ВЦВМ 6 (ОЦВМ 1), выставившей запрос на приостанов.
Рассмотрим работу устройства по инициативе ВЦВМ 6.
Если в процессе работы ВЦВМ 6 появилась необходимость получить данные, хранящиеся в блоке 2 памяти · ΟΙΙΒΜ 1, ВЦВМ 6 выставляет сигнал
"Запрос приостанова от ВЦВМ", который поступает на регистр 16 запросов приостанова, где он анализируется с заданным приоритетом. Если приоритет ВЦВМ 6, выставившей запрос, разрешен то на соответствующем выходе регистра 16 запросов приостанова появляется сигнал высокого уровня. Если нет сигнала высокого уровня на выходе ОЦВМ 1 "Запрос на захват от ОЦВМ" (ОЦВМ 1 имеет самый высокий приоритет) и нет сигнала низкого уровня "Маска приостанова ОЦВМ", сигнал с второго выхода регистра 16 запросов приостанова от ВЦВМ 6 через первый 14 и второй 15 элементы И поступает на вход ОЦВМ 1 "Запрос на захват бло ка памяти ОЦВМ" и сигнализирует ОЦВМ
1 о том, что появилась необходимость обмена информацией между ВЦВМ 6 и ОЦВМ 1. ОЦВМ 1, не прерывая своей основной программы, выдает сигнал с выхода "Подтверждение на захват блод ка памяти ОЦВМ", поступающий на первый вход блока элементов И 17, на второй вход которого поступает сигнал- с соответствующего выхода регист ра 16 запросов приостанова. На выходе одного из элементов И 17 блока появляется сигнал высокого уровня, который поступает на ВЦВМ 6, выставившую запрос (для сигнализации подтверждения получения доступа к блоку
2 памяти), и на первые управляющие входы соответствующих коммутатора 7 шины данных группы, коммутатора 8 шины адреса группы и коммутатора 9 шины управления группы блока 4 согласования. Коммутатор 7 шины данных блока 4 согласования соединяет шину данных ВЦВМ 6, выставившей запрос, с шиной данных блока 2 памяти, коммутатор 8 шины адреса блока 4 согласования соединяет шину адреса ВЦВМ 6 выставившей запрос, с шиной адреса блока 2 памяти, коммутатор 9 шины управления блока 4 согласования соединяет шину управления ВЦВМ 6, выставившей запрос, с шиной управления блока 2 памяти. Сигнал с выхода ОЦВМ 1 "Подтверждение на захват блока памяти ОЦВМ" поступает на управляющие входы коммутатора 19 шины дан ных, коммутатора 20 шины адреса и комйутатора 21 шины управления блока 2 памяти, соединяя шины данных, адреса и управления банка 22 памяти с шинами данных, адреса и управле5
14888
ния ВЦВМ 6. При этом шцны данных, адреса и управления ОЦВМ 1 от блока 2 памяти отключаются. Таким образом ВЦВМ 6, выставившая запрос, получает доступ к банку 22 памяти блока 2 памяти.
Когда ВЦВМ 6 заканчивает обмен информацией с блоком 2 памяти, ВЦВМ 6 снимает "Запрос на захват блока памя- ιθ ти ОЦВМ", ОЦВМ 1 снимает сигнал с выхода "Подтверждение на захват блока памяти", коммутатор 7 шины данных, коммутатор 8 шины адреса и коммутатор 9 шины управления блока 2 памяти 15 соединяют шины данных, адреса и управления банка 22 памяти блока 2 памяти с шинами данных, адреса и управления ОЦВМ 1, при этом соответственно шины ВЦВМ 6 отключаются от 20
банка 22 памяти блока 2 памяти. Если необходимо произвести обмен информацией по запросу ОЦВМ 1 с какой-либо ВЦВМ 6, ОЦВМ 1 выдает с выхода "Запрос на захват блока памяти ВЦВМ" 25
сигнал, который поступает на первый вход регистра 18 запросов приостанова от ОЦВМ. Сигнал с выхода последнего в соответствии с заданным приоритетом через соответствующий элемент 30 И 11 блока (если нет сигнала маскирования с выхода регистра 12 масок от ВЦВМ 6) поступает на вход выбранной ВЦВМ 6 "Запрос на захват блока памяти ВЦВМ". ВЦВМ 6, не прерывая 35 своей программы, выдает сигнал с выхода "Подтверждение на захват блока памяти ВЦВМ", который через регистр 10 подтверждения приостанови от ВЦВМ 6 поступает на вход ОЦВМ 1 "Подтверж- 40 дение на захват блока памяти ВЦВМ".
Этот же сигнал поступает на вторые управляющие входы соответствующих коммутатора 7 шины данных группы, . коммутатора 8 шины адреса группы, 45
коммутатора 9 шины управления группы блока 4 согласования и на управляющие входы .коммутатора 19 шины данных, коммутатора 20 шины адреса и коммутатора 21 шины управления · блока 3 памяти, соединяя шины данных, адреса и управления ОЦВМ 1 с шинами данных, адреса и управления банка 22 памяти блока 3 памяти. При снятии запроса на захват с ОЦВМ 1 (низкий уровень сигнала на выходе ОЦВМ 1 "Запрос на захват блока памяти ВЦВМ") ВЦВМ 6 снимает подтверждение на приостанов, и шины данных,
19 θ
адреса и управления банка 22 памяти блока 3 памяти подключаются к шинам данных, адреса и управления ВЦВМ 6.

Claims (1)

  1. Формула изобретения
    Устройство для сопряжения основной и вспомогательных цифровых вычислительных машин, содержащее блок согласования и блок приостанова, причем первый информационный входвыход блока согласования является входом-выходом устройства для подключения шины данных основной ЦВМ, группа входов маскирования блока приостанова является группой входов устройства для подключения группы выходов маскирования вспомогательных ЦВМ,
    • группа выходов запроса блока приостанова является группой выходов устройства для подключения группы входов ^запроса вспомогательных ЦВМ, причем блок согласования содержит группу коммутаторов шин данных и группу коммутаторов шин адреса, причем первый информационный вход-выход блока согласования соединен с первыми информационными входами-выходами всех коммутаторов шин данных группы, а блок приостанова содержит регистр подтверждения приостанова, первый блок элементов И, первый регистр запросов и регистр масок, причем ΐ-й вход группы входов_маскирования блока приостанова (ί=1,Μ, где М - количество вспомогательных ЦВМ) является ί-Μ входом регистра масок, выход которого соединен с первым входом первого блока элементов И, выход которого соединен с группой выходов запроса блока приостанова, отличающееся тем, что, с целью повышения производительности обмена по инициативе вспомогательных ЦВМ, в него введены блок памяти и группа блоков памяти по числу вспомогательных ЦВМ, причем вход-выход устройства для подключения шины данных основной ЦВМ соединен с информационным входом блока приостанова и первым информационным входом-выходом блока памяти, вход устройства для подключения шины адреса основной ЦВМ соединен с первым адресным входом блока памяти и первым информационным входом блока согласования, вход устройства для подключения шины управления основной ЦВМ соединен с первым входом режима
    7
    1488819
    8
    блока памяти и вторым информационным входом блока согласования, вход устройства для подключения выхода подтверждения на захват блока памяти основной ЦВМ соединен с одноименными входами блока памяти и блока приостанови, вход устройства для подключения выхода запроса на захват блока памяти вспомогательной ЦВМ соединен ;с одноименным входом блока приостанова, выход устройства для подключения входа запроса на захват блока памяти основной ЦВМ соединен с одноименным выходом блока приостанова, вход устройства для подключения выхода маскирования приостанова основной ЦВМ соединен с одноименным входом блока приостанова, ΐ-й вход-выход устройства для подключения шины данных ΐ-й вспомогательной ЦВМ соединен с первым информационным входом-выходом ί-го блока памяти группы и с ί-м информационным входом-выходом первой группы блока согласования, ΐ-й вход устройства для подключения адресного входа ΐ-й вспомогательной ЦВМ соединен с первым адресным входом ί-го блока памяти группы и с ΐ-м информационным входом первой группы блока согласования, ΐ-й вход устройства для подключения шины уп- давления ΐ-й вспомогательной ЦВМ соединен с первым входом режима ΐго блока памяти группы и с ΐ-м информационным входом второй группы блока согласования, ΐ-й вход устройства для подключения выхода подтверждения на захват блока памяти ΐ-й вспомогательной ЦВМ соединен с одноименным входом ΐ-го блока памяти группы и ί-м входом одноименной группы входов блока приостанова, ΐ-й вход устройства для подключения выхода запроса на- захват блока памяти ΐ-й вспомогательной ЦВМ соединен с ΐ-м входом одноименной группы входов блока приостанова и ΐ-м входом первой группы управляющих входов блока согласования, группа выходов запроса блока приостанова ·. соединена с второй группой управляющих входов блока согласования, второй информационный вход-выход блока согласования соединен с вторым информационным входом-выходом блока памяти, вторые входы адреса и режима которого соединены соответственно с выходами адреса и управления блока
    согласования, ΐ-й информационный входвыход второй группы блока согласования соединен с вторым информационным входом-выходом ί-го блока памяти группы, вторые входы адреса и управления которого соединены соответственно с ΐ-ми выходами группы выходов адреса и управления блока согласования, причем в блок согласования введена группа коммутаторов'шин управления, в блоке согласования ΐ-тые управляющие входы первой, второй групп блока соединены соответственно с первыми, вторыми входами ΐ-χ коммутаторов шин ' данных, управления и адреса групп, второй информационный вход-выход блока согласования соединен с вторыми информационными входами-выходами всех коммутаторов шин данных группы, ΐ-тые информационные входы-выходы первой, второй групп блока согласования соединены соответственно с третьими, четвертыми входами-выходами ΐ-го коммутатора шин данных группы, первый, второй информационные входы и первый, второй информационные выходы ί-го коммутатора шин япреса группы соединены соответственно с первым информационным входом блока согласования, с ΐ-м выходом адреса группы блока согласования, первый, второй информационные входы и первый, второй информационные выходы ΐ-го коммутатора шин управления группы соединены соответственно с вторым информационным входом блока согласования , с ΐ-м информационным входом второй группы блока согласования, с выходом управления блока согласования и с ΐ-м выходом управления группы блока согласования, причем в блок : приостанова введены второй регистр запросов, второй блок элементов И, первый, второй элементы И и элемент НЕ, причем в блоке приостанова информационный вход блока соединен с информационным входом второго регистра запросов, вход синхронизации которого соединен с входом запроса на захват блока памяти вспомогательной ЦВМ блока и через элемент НЕ с первым входом первого элемента И, второй вход и выход которого соединены соответственно с первым выходом первого регистра запросов и с первым входом второго элемента И, второй вход и выход которого соединены соответственно с входом маскирования приоста9
    1488819
    10
    нова блока приостанови·, с выходом запроса на захват блока памяти основной ЦВМ блока приостанова, вход подтверждения на захват блока памяти основной ЦВМ блока соединен с первым входом второго блока элементов И, второй вход и выход которого соединены соответственно с вторым выходом первого регистра запросов и с группой выходов запроса блока приостанова, выход второго регистра запросов
    соединен с вторым входом первого бло ка элементов И, группа входов подтверждения захвата блока памяти вспо могательной ЦВМ соединена с входом регистра подтверждения приостанова, выход которого соединен с выходом подтверждения захвата блока памяти вспомогательной ЦВМ блока, группа
    Ιθ входов запроса на захват блока памяти основной ЦВМ блока соединена с входом первого регистра запросов.
    От 0Ц8М К блоку памяти ОЦВМ к блоку памяти вцвм 7
    От ВЦВМ1
    К блоку памяти О ЦВМ От ОЦВМ
    > X блоку памя ти ВЦВМ1 *
    От ВЦ8М1
    К блоку ломя · ти ОЦВМ От ОЦВМ
    К блоку памяти 8цВМ1 От 8Ц8М1
    - и/д
    ША
    К Блоку памя>ти ОцВМ
    От ОЦВМ
    ША
    ¢=3
    > К блоки памяти 8ЦВМ2 От 8Ц 8М ξ
    Фие-Ζ
    ШД От ОЦВМ
    Блоки памя<£=~>ти ацвН"
    шл К блоки памяти вцвмг 4 От В ЦВМ 2
    От ОЦВМ
    к блоки ла мяти ОЦВМ
    8 блоки ηα-Ι мяти 8ЦВМ1 От оцзму
    к блоки паня^ША_ти оцВМ ГПП^От ОЦВМ
    шл к блоку па’мяти 8ЦВМ2
    От ВЦЗМ2
    К блоки ломя ~ ОЦВМ
    От ОЦВМ
    К Блоку ламя>ти В ЦВМ 2 шу От ВЦВМ 2
    8 блокупа>пяти ОЦВМ шу От ОЦВМ шу 8 блоку памяти ВЦВМ Ν'
    'От ВЦВМ N
    шу
    От 8Ц8М
    Фиа.З
    1488819
SU874379687A 1987-12-15 1987-12-15 Устройство для сопряжения основной и вспомогательных цифровых вычислительных машин SU1488819A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874379687A SU1488819A1 (ru) 1987-12-15 1987-12-15 Устройство для сопряжения основной и вспомогательных цифровых вычислительных машин

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874379687A SU1488819A1 (ru) 1987-12-15 1987-12-15 Устройство для сопряжения основной и вспомогательных цифровых вычислительных машин

Publications (1)

Publication Number Publication Date
SU1488819A1 true SU1488819A1 (ru) 1989-06-23

Family

ID=21356154

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874379687A SU1488819A1 (ru) 1987-12-15 1987-12-15 Устройство для сопряжения основной и вспомогательных цифровых вычислительных машин

Country Status (1)

Country Link
SU (1) SU1488819A1 (ru)

Similar Documents

Publication Publication Date Title
US4975833A (en) Multiprocessor system which only allows alternately accessing to shared memory upon receiving read and write request signals
EP0510821A1 (en) Multiprocessor cache system
US7058744B2 (en) Cluster system, computer and program
JP2000268006A (ja) マルチプロセッサシステム
US4417303A (en) Multi-processor data communication bus structure
WO1998015896A1 (en) High speed heterogeneous coupling of computer systems using channel-to-channel protocol
US4692862A (en) Rapid message transmission system between computers and method
JP2500988B2 (ja) デ―タ処理及び伝送ネットワ―ク、デ―タを伝送する方法及びデ―タを伝送する装置
JPH0628049B2 (ja) 非同期バス間のデータ転送方法
EP0820023B1 (en) Use of processor bus for the transmission of i/o traffic
JP2746530B2 (ja) 共有メモリマルチプロセッサ
SU1488819A1 (ru) Устройство для сопряжения основной и вспомогательных цифровых вычислительных машин
JP2591502B2 (ja) 情報処理システムおよびそのバス調停方式
US5895496A (en) System for an method of efficiently controlling memory accesses in a multiprocessor computer system
US20030009532A1 (en) Multiprocessor system having a shared main memory
KR920008605A (ko) 최소 경합 프로세서 및 시스템 버스 시스템
US6601147B1 (en) Computer system and method for maintaining an integrated shared buffer memory in a group of interconnected hosts
SU1624449A1 (ru) Устройство дл подключени источников информации к общей магистрали
RU1783532C (ru) Устройство дл сопр жени вычислительных групп, состо щих из основной и вспомогательных ЭВМ
SU794630A1 (ru) Устройство дл обмена информацией
SU1606976A1 (ru) Устройство дл сопр жени процессора с общей магистралью
SU1282150A1 (ru) Децентрализованна система коммутации
SU1322302A1 (ru) Многоканальное устройство дл сопр жени вычислительных машин
RU2109334C1 (ru) Многоканальное устройство для сопряжения вычислительных машин
JPS6269348A (ja) デ−タ転送装置