SU1488814A1 - Local network communication channel interface unit - Google Patents

Local network communication channel interface unit Download PDF

Info

Publication number
SU1488814A1
SU1488814A1 SU874330600A SU4330600A SU1488814A1 SU 1488814 A1 SU1488814 A1 SU 1488814A1 SU 874330600 A SU874330600 A SU 874330600A SU 4330600 A SU4330600 A SU 4330600A SU 1488814 A1 SU1488814 A1 SU 1488814A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
block
inputs
outputs
Prior art date
Application number
SU874330600A
Other languages
Russian (ru)
Inventor
Valerij G Petrov
Aleksandr P Pshokin
Yurij A Rykov
Vyacheslav V Vasilkov
Sergej S Dolinov
Original Assignee
Mo Inzh Fiz Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mo Inzh Fiz Inst filed Critical Mo Inzh Fiz Inst
Priority to SU874330600A priority Critical patent/SU1488814A1/en
Application granted granted Critical
Publication of SU1488814A1 publication Critical patent/SU1488814A1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

Изобретение относится к вычислительной технике и может быть испольИзобретение относится к вычислительной технике, в частности к устройствам сопряжения абонентских периферийных устройств с каналом связи, и может быть использовано в локальных вычислительных сетях с множественным методом доступа с контролем несущей и обнаружением коллизий (столкновений).The invention relates to computing and can be used. The invention relates to computing, in particular to devices for interfacing subscriber peripheral devices with a communication channel, and can be used in local computer networks with a multiple access method with carrier control and collision detection.

Цель изобретения - повышение до: стоверности обмена информацией.The purpose of the invention - increase to: stovernosti information exchange.

На фиг.1 представлена блок-схема предлагаемого устройства; на фиг.2 10 - функциональные схемы блока управления передачей, блока кодирования, блока формирования контрольной последовательности, блока анализа коллизий, блока фиксации наличия сигнала, блока декодирования, блока упзовано в локальных вычислительных сетях с множественным.методом доступа с контролем несущей. Целью изобретения является повышение достоверности обмена информацией,. Поставленная цель достигается тем, что в устройство, содержащее генератор импульсов, блок связи .с каналом, передатчик, два приемника, блоки кодирования и декодирования, мультиплексор, два регистра сдвига, блок формирования контрольной последовательности, блок анализа коллизий, блок фиксации наличия сигналов, блок контроля, два регистра и блоки управления приемом и передачей, введен адресный дешифратор. 5 з.п. ф-лы, 10 ил., 3 табл.Figure 1 presents the block diagram of the proposed device; 2 10 shows functional diagrams of a transmission control unit, a coding unit, a control sequence generation unit, a collision analysis unit, a signal presence fixing unit, a decoding unit, a unit in a local computer network with a multiple access control method. The aim of the invention is to increase the reliability of the exchange of information. This goal is achieved in that a device containing a pulse generator, a communication unit. With a channel, a transmitter, two receivers, coding and decoding units, a multiplexer, two shift registers, a control sequence generating unit, a collision analysis unit, a signal presence fixing unit, a unit control, two registers and control units receiving and transmitting, introduced address decoder. 5 hp f-ly, 10 ill., 3 tables.

ОABOUT

<3<3

равления приемом, блока контроля и адресного фильтра.control, control unit and address filter.

Устройство (фиг.1) содержит блок 1 согласования с каналом 2, передатчик 3, первый приемник 4, второй приемник 5, блок 6 кодирования, мультиплексор .7, блок 8 формирования контрольной последовательности, первый 9 И второй 10 сдвиговые регистры, информационный абонентский вход 11, блок 12 управления передачей, абонентский вход 13 готовности передачи, абоненский вход 14 четности, абонентский вход 15 запроса на передачу слова данных, абонентский выход 16 ошибки передачи, абонентский выход 17. конца передачи, генератор 18 импульсов, блок 19 анализа коллизий, блок 20 фиксации наличия сигналов, блок 21 декодирования, блок 22 управ00The device (figure 1) contains a block of matching with channel 2, the transmitter 3, the first receiver 4, the second receiver 5, block 6 encoding, multiplexer .7, block 8 of the formation of the control sequence, the first 9 and second 10 shift registers, information subscriber input 11, the transmission control unit 12, the subscriber input 13 of transmission readiness, the parity subscriber input 14, the subscriber input 15 of the data word transfer request, the subscriber output 16 transmission errors, the subscriber output 17. transfer end, pulse generator 18, collision analysis block 19, block 20 fixing the presence of signals, block 21 decoding, block 22 control00

0000

0000

33

14888141488814

4four

ления приемом, абонентский вход 23 готовности приема, абонентский вход 24 ответа на запрос, абонентский выход 25 запроса на прием слова данных, абонентский выход 26 ошибки приема, абонентский выход 27 конца Приема, абонентский выход 28 четности, первый 29 и второй 30 буферные регистры, абонентский информационный выход 31, адресный дешифраторreceiving, subscriber input 23 receiving readiness, subscriber input 24 responding to a request, subscriber output 25 requesting to receive a data word, subscriber output 26 receiving errors, subscriber output 27 receiving end, subscriber output 28 of parity, first 29 and second 30 buffer registers, subscriber information output 31, address descrambler

фильтр 32 и блок 33 контроля.filter 32 and control block 33.

Блок 12 управления передачей (фиг.2) содержит регистры 34 и 35, четвертый вход 36 условия блока, по-* стоянную память (ПЗУ) 37, счетчик 38, вход 39, условий второй группы блока, элемент НЕ 40, вход 41 условия второй группы, четвертый выход 42 блока, элемент НЕ 43, первый выход 44 20The transmission control unit 12 (FIG. 2) contains registers 34 and 35, the fourth input 36 of the condition of the block, permanent memory (ROM) 37, the counter 38, the input 39, the conditions of the second group of the block, the element NO 40, the input 41 of the condition second group, the fourth output 42 blocks, the element is NOT 43, the first exit 44 20

блока, элемент И-ЕЕ 45, элемент И 46, вход 47 условия первой.группы блока, триггер 48, третий выход 49 блока, элемент ИЛИ-НЁ 50, вход 51 условия второй группы блока, триггер 52, вто~25 рой выход 53, триггер 54, счетчик 55, элемент НЕ 56, пятый выход 57, входы 58 и 59 первой группы и третий вход 60 условия блока.block, element EE-45, element E 46, input 47 of the condition of the first group of the block, trigger 48, third output 49 of the block, element OR-HE 50, input 51 of the condition of the second group of the block, trigger 52, second ~ 25 digits output 53 , trigger 54, counter 55, element NOT 56, fifth output 57, inputs 58 and 59 of the first group and third input 60 of the block condition.

Блок 6 кодирования (фйг.З) содержит счетчики 61 и 62, третий, первый и второй элементы Й-НЕ 63-65, регистр 66, элемент И-ИЛИ-НЕ 67, синхронизирующий вход 68, инверсный и прямой выходы 69 и 70 и информационный вход 71 блока. 35Coding unit 6 (fig.Z) contains counters 61 and 62, the third, first and second elements Y-NE 63-65, register 66, element AND-OR-NE 67, synchronizing input 68, inverse and direct outputs 69 and 70 and information input 71 block. 35

Блок 8 формирования контрольной последовательности (фиг.4) содержит регистр 72 (32-раэрядный), элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 73~86, элемент ИННЕ 87, элемент НЕ 88, информационный 4 вход 89 и выход 90 блока.Block 8 of the formation of the control sequence (figure 4) contains the register 72 (32-bit), the elements EXCLUSIVE OR 73 ~ 86, the element INNE 87, the element NOT 88, information 4 input 89 and output 90 block.

Блок 19 анализа коллизий (фиг.5) содержит триггер.91, информационный вход 92 блока, счетчики 93 и 94, генератор 95 импульсов, элемент НЕ 96, 4 элементы И-НЕ 97 и 98, триггер 99, тактовый вход 100, /-шифратор (программируемую логическую матрицу) ΐόΐ.The collision analysis block 19 (FIG. 5) contains a trigger. 91, informational input 92 of the block, counters 93 and 94, a pulse generator 95, a HE element 96, 4 AND-NOT elements 97 and 98, a trigger 99, a clock input 100, / - encoder (programmable logic array).

Блок 20 фиксации наличия сигнала (фиг.6) содержит формирователи 102 50The block 20 fixing the presence of a signal (6) contains the shapers 102 50

и 103 импульсов (одновибраторы),вход 104 блока, формирователь 105 импульсов (одновибратор), элемент И 106,and 103 pulses (one-shot), block input 104, pulse shaper 105 (one-shot), element 106,

;первый и третий выходы 107 и 108 <; first and third outputs 107 and 108 <

блока. 35block. 35

Блок.21 декодирования (фиг.7) содержит триггеры 109 и 11С|, синхронизирующий вход 111, элемент И—НЕ 112,The decoding block 21 (Fig. 7) contains the triggers 109 and 11C |, the synchronizing input 111, the AND — NOT 112 element,

элемент НЕ 113, элемент И-НЕ 114, элемент НЕ 115, элемент И-НЕ 116, второй синхронизирующий выход 117, элемент НЕ 118, первый синхронизирующий выход 119, регистр 120, информа-г ционный последовательный выход 121, второй и первый информационные параллельные выходы 122 и 123 блока.element NOT 113, element AND-NOT 114, element NOT 115, element AND-NOT 116, second synchronizing output 117, element NOT 118, first synchronizing output 119, register 120, information serial output 121, the second and first informational parallel outputs are 122 and 123 blocks.

Блок 22 управления приемом (фиг.8) содержит триггер 124, третий выход 125 блока, элемент И 126, элемент И НЕ 127, счетчик 128, формирователи 129 и 130 импульсов (одновибраторы), первый и второй выходы 131 и 132 блока, элемент И-НЕ 133, четвертый выход 134 блока, элемент. И-НЕ 135, элемент И 136, элемент И-НЕ 137, третий и восьмой входы 138 и 139 условий блока, триггеры 140-142 и формирователи 143-145 импульсов (одновибраторы).The reception control unit 22 (FIG. 8) comprises a trigger 124, a third output 125 of the block, an AND element 126, an AND element 127, a counter 128, pulse formers 129 and 130 (one-shot), the first and second outputs 131 and 132 of the block, the And element - NOT 133, fourth exit 134 blocks, element. AND-NOT 135, element AND 136, element AND-NOT 137, the third and eighth inputs 138 and 139 of the block conditions, the trigger 140-142 and the formers 143-145 pulses (single vibrators).

Блок 33 контроля (фиг.9) содержит * регистр 146 (32-разрядный), элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 147-160, элемент НЕ 161 и элемент НЕ 162.The control unit 33 (FIG. 9) contains * register 146 (32-bit), elements EXCLUSIVE OR 147-160, element NOT 161 and element NOT 162.

Адресный фильтр 32 (фиг.10) содержит шифратор (программируемую логическую матрицу) 163 и регистры 164 и 165.Address filter 32 (FIG. 10) contains an encoder (programmable logic array) 163 and registers 164 and 165.

Устройство работает следующим об— ра^ом.The device operates as follows.

При высоком уровне сигнала на входе 13, при низком уровне сигнала на входе 59 и при высоком уровне сигнала на входе 60 ПЗУ 37 в соответствии с табл. 1 программирования устанавливает низкий уровень на своем выходе', в результате чего сигнал на выходе регистра 35, который по линии 36 тактируется импульсами с частотой 10 МГц, устанавливается в единицу триггер 48. Сигнал высокого уровня с прямого выхода последнего поступает на вход элемента ИЛИ-НЕ 50, что приводит к установке в единицу триггера 52. По сигналу высокого уровня с выхода триггера 52 по линий 53 открывается передатчик 3, и начинает работать блок .6, который синхронизируется импульсами частотой 20 МГц по линии 68.With a high signal level at the input 13, with a low signal level at the input 59 and with a high signal level at the input 60 ROM 37 in accordance with the table. 1 programming sets a low level at its output ', as a result, the signal at the output of register 35, which is clocked on line 36 with pulses with a frequency of 10 MHz, is set to one trigger 48. The high level signal from the direct output of the latter arrives at the input of the OR-NOT element 50, which leads to the installation of flip-flop 52. At a high level signal from the output of flip-flop 52, lines 53 open transmitter 3, and a .6 block starts operating, which is synchronized with 20 MHz pulses on line 68.

Блок 6 формирует сигнал преамбулы, количество бит которого определяется начальным значением счетчика 62. Ь . рассматриваемой реализации преамбула представляет ' собой 64-битную последовательность вида 10101... 1011, которая в манчестерском коде со ско6Block 6 generates a preamble signal, the number of bits of which is determined by the initial value of the counter 62. b. The preamble under consideration is a 64-bit sequence of the form 10101 ... 1011, which in Manchester code with 6

5 148885 14888

ростью 10 11бит/с выдвигается с выходов 69 и 70 блока 6. Преамбула через блок 1 передается в канал и поступает на входа приемника 4. Одновибратор 102 блока 20 формирует огибающую сигнала в линии 104, поступающего с выхода приемника 4, в результате чего на линии 60 ς выхода элемента И 106 устанавливается низкий уровень.ιθ Этот сигнал через регистр 34 проходит на вход ПЗУ 37, где в соответствии с табл. 1 формируется сигнал на выходе 15, по которому абонент готовит для передачи первое слово дан- 15 ных, устанавливаемое на входе 11. Во время передачи преамбулы сигнал в линии 39 и на входе счетчика 38 имеет низкий уровень, а на выходе элемента НЕ 43 - высокий уровень. По им- 20 пульсам на выходе 42 с выхода -элемента НЕ 40 обеспечивается занесение первого слова данных в регистры 9the 10 byte 10bit / s advance from outputs 69 and 70 of block 6. The preamble through block 1 is transmitted to the channel and fed to the input of receiver 4. The single-vibrator 102 of block 20 forms the signal envelope on line 104 coming from the output of receiver 4, resulting in 60 ς of the output of the element And 106 is set to a low level. This signal through the register 34 passes to the input of the ROM 37, where in accordance with the table. 1, a signal is generated at output 15, according to which the subscriber prepares the first data word for transmission, which is set at input 11. During the transmission of the preamble, the signal on line 39 and at the input of counter 38 is low, and at the output of HE 43 is high level. On the pulse 20 at the output 42 from the output of the HE 40 element, the first data word is entered into the registers 9

(И 10.(And 10.

При завершении передачи преамбу- 25 лы на линии 39 устанавливается высокий уровень, и счетчик 38 начинает работать в режиме суммирования, при этом на выходе переполнения счетчика 38 устанавливается высокий, а. на 39 линии 44 - низкий уровень, и слово данных по синхроимпульсам в линии 42 побитно выдвигается с выхода регистра 9 и через мультиплексор 7 поступает на информационный вход 71 блока 6 и одновременно - на информационный вход 89 блока 8. Так как на входах 49 и 53 блока 8 установлен высокий уровень, то биты данных по с синхроимпульсам в линии 51 загружаются в сдвиговый регистр 72, обеспечивая генерацию контрольной последовательности. Закодированная в манчестерский .код информация с выходом 69 и 70 блока 6 со скоростью 10 Мбит/с . г When the preamble transfer is completed, line 39 is set to a high level, and the counter 38 starts to operate in the summation mode, while the output of the overflow output of the counter 38 is set high as well. on 39 lines 44 - low level, and the data word on sync pulses in line 42 is extended bit-wise from the output of register 9 and through multiplexer 7 goes to information input 71 of block 6 and at the same time to information input 89 of block 8. As at inputs 49 and 53 block 8 is set high, then the data bits of the sync pulses on line 51 are loaded into the shift register 72, ensuring the generation of the control sequence. Encoded in Manchester. Code information with output 69 and 70 of block 6 at a speed of 10 Mbps. g

поступает на передатчик 3 и далее через блок 1 - в канал 2. Счетчик 38 'подсчитывает количество передаваемых :бит информации и после передачи перовых восьми бит каждого слова на выходе четвертого разряда счетчика 38 устанавливается высокий уровень, который через регистр 34 поступает на вход ПЗУ 37 для формирования очередного сигнала запроса на передачу слова данных по выходу 15.enters transmitter 3 and then through block 1 - into channel 2. Counter 38 'counts the number of transmitted : bit of information and after transmitting the first eight bits of each word at the output of the fourth digit of counter 38 a high level is set, which through register 34 enters the input of the ROM 37 for the formation of the next signal request for the transfer of data words on the output 15.

. При заполнении счетчика 38 на его выходе переполнения устанавливается низкий уровень и на выходе элемен35. When filling the counter 38 at its output overflow is set low and at the output of the element 35

5050

5555

1414

та НЕ 43 - высокий уровень, чем обеспечивается по импульсу на выходе 42 занесение очередного слова данных в регистры 9 и 10. При отсутствии коллизии передача продолжается до тех пор, пока на входе 13 не устанавливается низкий уровень, что свидетельствует об окончании пакета данных. В этом случае ПЗУ 37 после передачи предпоследнего слова данных устанавливает высокий уровень на выходе регистра 35, разрешая тем самым сброс в ноль триггера 48. Сброс последнего происходит либо после передачи первых восьми бит последнего слова данных, если на входе 14 установлен вы— сокий уровень, либо после передачи последнего слова по заднему фронтуThis NOT 43 is a high level, which ensures that the next data word is entered into registers 9 and 10 by the pulse at output 42. In the absence of a collision, the transmission continues until input level 13 is low, which indicates the end of the data packet. In this case, the ROM 37, after transmitting the penultimate data word, sets a high level at the output of register 35, thereby allowing resetting to zero of trigger 48. The last one is reset either after transmitting the first eight bits of the last data word, if input 14 is set to a high level, either after the transfer of the last word on the falling edge

• сигнала с выхода переполнения счетчика 38.• signal from the output of the overflow counter 38.

После установки низкого уровня на линии 49 с выхода триггера 38 сформированная 32-разрядная контрольная последовательность с выхода 90 блока 8 через мультиплексор 7 побитно поступает на информационный вход 71 блока 6, при этом открывается элемент ИЛИ-НЕ 50 блока 12, и инвертированные синхроимпульсы по линии 51 поступают на вход триггера 54, который работает в режиме делителя частоты. При заполнении счетчика 55, на счетный вход которого поступают импульсы с выхода триггера 54, на-выходе элемента НЕ 56 и соответственно на К-входе триггера 52 устанавливается высокий уровень, после чего очередным импульсом в линии 51 производится сброс в ноль ·.х триггера 52, и на линии 53 устанавливается низкий уровень, которым закрывается передатчик 3, блок 6 и блок 8 устанавливаются в переходное состояние, а ПЗУ 37 вырабатывает сигнал конца передачи на выходе 17.After installing a low level on line 49 from the output of the trigger 38, the generated 32-bit test sequence from the output 90 of block 8 through multiplexer 7 goes bit by bit to the information input 71 of block 6, the element OR-NOT 50 of block 12 opens, and the inverted sync pulses are 51 are fed to the input of the trigger 54, which operates in the frequency divider mode. When the counter 55 is filled, the counting input of which receives pulses from the output of flip-flop 54, a high level is set at the output of the HE element 56 and, accordingly, a high level is set at the K input of the flip-flop 52, after which the next pulse in line 51 resets to zero. x flip-flop 52, and on line 53 set a low level, which closes the transmitter 3, block 6 and block 8 are set to a transition state, and the ROM 37 generates a signal of the end of transmission at the output 17.

По завершении передачи на входе 104 блока 20 устанавливается постоянный уровень, при этом_, так как длительность импульса, вырабатываемого одновибратором 103, меньше длительности импульса, вырабатываемого одновибратором 102, на линии 60 с выхода элемента И 106 остается низкий уровень в течение времени, определяемого длительностью импульса-на инверсном выходе одновибратора 105, и равного максимальному времени распространения сигнала по каналу передачи данных,.Upon completion of the transfer, the input level 104 of block 20 is set to a constant level, while_, since the pulse duration produced by the single vibrator 103 is less than the pulse width generated by the single vibrator 102, the low level remains on line 60 from the output of the AND 106 element during the time determined by the pulse duration - on the inverse output of the one-shot 105, and equal to the maximum propagation time of the signal over the data transmission channel.

> 1488814 8> 1488814 8

Если при передаче обнаруживается коллизия, то устанавливается в единицу триггер 91 блока 19, и на входе ПЗУ 37 устанавливается высокий уровень, цри котором на выходе регистра 35 устанавливается высокий уровень, что приводит к последующему сбросу в ноль триггера 48. Е этом случае в канал; 2 передается 32 бита так называвмой шумовой помехи, чем гарантируется обнаружение коллизии всеми передающими устройствами. При этом ПЗУ 37 вырабатывает на выходе 16 сигнал ошибки передачи и следующий за ним 15 сигнал конца передачи (линия 17) и ^возвращается в исходное состояние. Повторная попытка передачи текущего пакета осуществляется при высоких уровнях сигналов на линиях 13 и 60 20If a collision is detected during the transmission, the trigger 91 of block 19 is set to one, and a high level is set at the input of the ROM 37, with a high level at the output of register 35, which leads to a subsequent reset to zero of the trigger 48. This is the case; 2, 32 bits of so-called noise interference are transmitted, which guarantees collision detection by all transmitters. In this case, the ROM 37 generates a transmission error signal at the output 16 and a signal of the transmission end that follows it (line 17) and ^ returns to the initial state. Retry transmission of the current packet is carried out at high signal levels on lines 13 and 60 20

после сброса триггера 91.after resetting the trigger 91.

Сброс триггера 91 производится сигналом с выхода шифратора 101 в случайно выбранный момент времени.The flip-flop 91 is reset by a signal from the output of the encoder 101 at a randomly selected point in time.

Выбор времени повтора передачи произ- 25 .‘водится следующим образом. Шифратор 101 запрограммирован так (табл. 2), что на 'выходе устанавливается низкий уровень при низком уровне на первом входе, высоком уровне на втором входе и при определенной комбинации на выходах счетчика 94 в зависимости от значений выходов счетчика 93. На С-вход триггера 99 с частотой 20 МГц поступает непрерывная последовательность импульсов. При сброшенном триг- 35 гере 91 на I- и К-входах триггера 9,9 установлены высокие уровни, и счетчик 94 работает в режиме суммирования импульсов частотой 10 МГц, поступающих на С-вход счетчика 94 с выхо~ да триггера 99. При установленном в единицу триггере 91 на I- и К-входах триггера 99 попеременно устанавливаются комбинации 01 и 10, что обеспечивается элементом НЕ 96 и генера— ^5 тором 95, вырабатывающим последовательность импульсов частотой 20 МГц, и, следовательно, на выходе тригге- ~ ра 99 формируется последовательность импульсов с частотой 20 КГц. Таким 50 образом сброс триггера 91 производится через случайный промежуток времв-ни, кратный 50 мкс. Повторные попытки передачи осуществляются при обнаружении повторных коллизий до тех 55 пор, пока не заполнится счетчик 93 и на линии 58 не установится низкий уровень. Так как повторные коллизииThe timing of the retry transmission is made as follows. The encoder 101 is programmed in such a way (Table 2) that at the output a low level is set at a low level at the first input, a high level at the second input and with a certain combination at the outputs of the counter 94 depending on the values of the outputs of the counter 93. At the C input of the trigger 99 with a frequency of 20 MHz receives a continuous sequence of pulses. When the trigger 35 is reset, 91 is on the I- and K-inputs of the 9.9 trigger, high levels are set, and the counter 94 operates in the summation mode of 10 MHz pulses fed to the C-input of the counter 94 from the yes and trigger 99. When set in unit trigger 91, the I and K inputs of trigger 99 alternately set combinations 01 and 10, which is provided by the element HE 96 and the generator —5 torus 95, generating a sequence of pulses with a frequency of 20 MHz, and, therefore, at the output of the trigger 99 a pulse train is formed with a frequency of 20 kHz. In this way 50 reset flip-flop 91 is made through a random interval vremv - or a multiple of 50 ms. Repeated transmission attempts are made when repeated collisions are detected until 55 times until counter 93 is filled and line 58 is low. Since repeated collisions

указывают на большую занятость канала, то за счет расширения временного ; интервала, из которого случайным образом выбирается время повтора передачи, при увеличении количества коллизий производится задержка собственной передачи с целью уменьшения загрузки канала. В конечном итоге, либо передача будет успешной и ПЗУ 37 формирует на линии 57 сигнал высокого уровня, которым сбрасывается счетчик 93 коллизий, либо при шестнадцатой коллизии на линии 58 устанавливается низкий уровень и ПЗУ 37, не вырабатывая на выходе 16 сигнал ошибки передачи, сформирует на выходе 17 сигнал конца передачи, а шифратор 101 сразу после шумовой помехи вырабатывает сигнал сброса триггера 91.indicate a busy channel, then due to the expansion of the temporary; the interval from which the repetition time is randomly selected; with an increase in the number of collisions, the own transmission is delayed in order to reduce the channel load. Ultimately, either the transmission will be successful and the ROM 37 will generate a high level signal on line 57, which will reset the collision counter 93, or if the sixteenth collision on line 58 will set a low level and the ROM 37 will not generate a transmission error signal at output 16 the output 17 of the signal of the end of the transmission, and the encoder 101 immediately after the noise interference generates a reset signal of the trigger 91.

Прием информации выполняется следующим. образом.Reception of information is performed as follows. in a way.

Блок 21, выделяет из потока битов, поступающего по линиям 104 и 111, синхроимпульсы, выдаваемые на выход 117, по которым данные заносятся в регистр 120, на входе сброса которого во время приема установлен высокий уровень, задаваемый на линию 108 прямым выходом одновибратора 103 блока 20. Последовательный .поток битов преобразуется в регистре 120 в параллельный ,8-разрядный код, который по линиям 123 поступает на элемент И-НЕ 127 блока 22, Когда на выходах регистра 120 установится последний байт преамбулы, на выходе элемента И-НЕ 127 устанавливается низкий уровень, который через элемент И 126 поступает на 0-вход триггера 124.Block 21 extracts from the stream of bits coming along lines 104 and 111, the clock pulses output to output 117, along which data is entered into register 120, at the reset input of which a high level is set at reception, set to line 108 by direct output of block single 103 20. A serial. Bit stream is converted in register 120 to a parallel, 8-bit code, which via lines 123 arrives at the N-AND 127 element of block 22. When the last preamble byte is established at the outputs of the 120 register, the N-127 output is set low level which through the element 126 is fed to the 0 input of the trigger 124.

При наличии высокого уровня на линии 23 триггер 124 устанавливается в ноль и на его инверсном выходе устанавливается высокий уровень, по которому переводится в режим суммирования счетчик 128 и устанавливается в единицу триггер 141. После установки высокого уровня на инверсном выходе триггера 124 по каждому восьмому импульсу на линии 117 на выходе четвертого разряда счетчика 128 устанавливается высокий уровень, и срабатывает одновибратор 129, а по каждому шестнадцатому импульсу срабатывает одновибратор 130. По импульсу в линии 131 с прямого выхода одновибратора 129. каждый нечетный байт данных с линий 122 заносится в регистр 29, а по импульсу в линии 132 с прямого выхо9 М888If there is a high level on line 23, the trigger 124 is set to zero and its inverse output is set to a high level, according to which the counter 128 is transferred to the summation mode and the trigger 141 is set to one. After the high level is set to the inverse output of the trigger 124, every eighth pulse is line 117 at the output of the fourth digit of the counter 128 is set to a high level, and the one-shot 129 is triggered, and for each sixteenth pulse, the one-shot 130 is triggered. By the pulse in line 131 from the direct output one vibrator 129. every odd byte of data lines 122 is stored in the register 29, and the momentum in line 132 with direct vyho9 M888

да одновибратора 130 каждый четный байт данных с линий 122 заносится в регистр 30. При этом после, приема каждых шестнадцати бит данных (т.е. при занесении в регистр 30 каждого четного байта ) на выходе 25 с элемента И 136 формируется сигнал запроса, по которому абонент принимает поступающее по линиям 31 с выходов регистров 29, и 30 слово данных. Каждый байт данных по импульсам на линии 134 с выхода элемента И-НЕ 133 заноситсй с линий 122 в регистр 165 адресного фильтра 32 и поступает на входы шифратора 163, который запрограммирован в соответствии с табл, 3 и анализирует содержимое адресного поля принимаемого пакета и в Случае совпадания адресов,абонента и принимаемого 20 пакета устанавливает на выходе 130 высокий уровень, который сохраняется до конца приема пакета.Yes, the one-shot 130 each even data byte from lines 122 is entered into register 30. At the same time, after receiving every sixteen data bits (i.e. entering every even byte into register 30), the output signal 25 from element 136 forms an inquiry signal, to which the subscriber receives incoming lines 31 from the outputs of registers 29, and 30 data words. Each byte of data on pulses on line 134 from the output of the NAND 133 element is recorded from lines 122 to register 165 of address filter 32 and enters the inputs of the encoder 163, which is programmed in accordance with Table 3 and analyzes the contents of the address field of the received packet and in Case matching of addresses, subscriber and received packet 20 sets a high level at output 130, which is maintained until the end of packet reception.

Инверсное значение каждого принимаемого бита пакета поступает с вы- 25 хода регистра 120 по линии 121 на информационный вход блока 33, регистр 146 которого по импульсам в линии 119 и при высоком уровне сигнала на линии 125 формирует обратный код контрольной последовательности. Так как при приеме граница поля данных и поля контрольной последовательности принимаемого пакета не может быть распознана, то биты контрольной последовательности также поступают наThe inverse value of each received bit of the packet arrives from the output of the 25th register 120 through line 121 to the information input of block 33, the register 146 of which, by pulses in line 119 and with a high signal level on line 125, forms the inverse code of the control sequence. Since, when receiving, the boundary of the data field and the control sequence field of the received packet cannot be recognized, the control sequence bits also go to

30thirty

3535

информационный вход блока 33, в результате чего в конце приема при отсутствии искажений в принятом пакете регистр 146 содержит константу 40,...0 ,г 5 = 0010000101000100110 1111100011100 и на выходе элемента НЕ 162 устанавливается высокий уровень.information input of block 33, as a result of which, at the end of reception, in the absence of distortions in the received packet, register 146 contains the constant 40, ... 0, g 5 = 0010000101000100110 1111100011100 and the output level HE 162 is set to a high level.

Если принимаемый пакет содержит нечетное количество байт, то в конце приема на выходе восьмого разряда счетчика 128 устанавливается высокий уровень, и по заднему фронту сигнала в линии 108 с прямого выхода одновибратора 103 срабатывает одновибра- 50 тор 143, в результате чего на выходе формируется еще один сигнал запроса, а триггер 142 устанавливает на выходе 28 высокий уровень.If the received packet contains an odd number of bytes, then at the end of reception at the output of the eighth digit of the counter 128 a high level is established, and on the falling edge of the signal in the line 108, the one-shot 503 one-shot 103 triggers, resulting in another request signal, and the trigger 142 sets a high level at output 28.

Признаком правильности приема _ 55Sign of admission _ _ 55

(т.е. того, что принятый пакет должен быть получен абонентом )является соблюдение в конце приема всех трех(i.e. that the received packet should be received by the subscriber) is compliance at the end of receiving all three

4040

4545

14 Ю14 Yu

условий: на выходе 138 блока 33 установлен высокий уровень, т.е. пакет получен без искажений; на выходе 139 адресного фильтра 32 установлен высокий уровень, т.е. принятый, пакет адресован данному абоненту; на линии 134 с выхода элемента И-НЕ 133 установлен' высокий уровень, т.е. пакет содержит кратное байту количество бит.conditions: the output 138 of block 33 is set to a high level, i.e. package received without distortion; the output 139 of the address filter 32 is set to a high level, i.e. received, the package is addressed to this subscriber; On line 134 from the output of the element IS-NOT 133, a high level is set, i.e. The packet contains a multiple of the byte number of bits.

' Если хотя бы одно из указанных условий в конце приема не выполняется, то на инверсном выходе триггера I40 остается высокий уровень, и по заднему фронту сигнала в линии 108 на инверсном выходе одновибратора 144 формируется сигнал ошибки приема, который поступает по-выходу 26 к абоненту до сигнала конца приема, формируемого на выходе 27 одновибратора 145 по .заднему фронту сигнала в линии 107 после установки в исходное состояние сигнала ответа на запрос на выходе 24.'If at least one of the specified conditions is not fulfilled at the end of reception, then a high level remains on the inverse output of the I40 trigger, and on the falling edge of the signal in line 108 on the inverse output of the one-vibrator 144, a reception error signal is generated, which is received at output 26 to the subscriber to the signal of the end of the reception generated at the output 27 of the one-shot 145 on the rear edge of the signal in line 107 after resetting the request signal to the output 24.

При выполнении всех трех указанных условий.правильности приема на выхо— де элемента И-НЕ 137 устанавливается низкий уровень, по которому устанавливается в единицу триггер 140 и на его инверсном выходе устанавливается низкий уровень, тем самым одновибратор 144 закрыт, и сигнал ошибки приема на выходе 26 не вырабатывается.When all three of these conditions are met. The reception is correct at the output of the IS-NE element 137 and a low level is set, according to which the trigger 140 is set to one and a low level is set at its inverse output, thereby the 144 one-shot is closed and the output error signal 26 is not produced.

По сигналу конца приема с инверсного выхода одновибратора 145 триггер 141 устанавливается в исходное 'состояние, на входе 2 3 готовности приема установлен низкий уровень, которым устанавливается в исходное состояние триггер 124 и устанавливаются в третье состояние регистры 29 и 30. Низким уровнем сигнала в линии 125 с инверсного выхода триггера 124 устанавливается в исходное состояние' элементы блока 21, адресного фильтра 32 и блока 33.The signal from the end of the reception from the inverse output of the one-shot 145 trigger 141 is set to its original 'state, a low level is set at the input 2 3 of readiness, which sets the trigger state 124 to the third state and registers 29 and 30 are set to a low state. 125 with the inverse output of the trigger 124 is set to the initial state 'the elements of the block 21, the address filter 32 and the block 33.

Claims (1)

Формула изобретенияClaim 1. Устройство для сопряжения абонентов' с каналом связи локальной сети, содержащее два сдвиговых регистра, информационные параллельные входы которых являются входом устройства для подключения к информационным выходам абонентов, а входы разрешения подключены-, к первому выходу блока управления передачей, информационный.1. A device for interfacing subscribers with a communication channel of a local network containing two shift registers, informational parallel inputs of which are the device input for connecting to informational outputs of subscribers, and resolution inputs connected, to the first output of the transmission control unit, informational. 1,1 148881.1 14888 последовательный вход и выход первого сдвигового регистра соединены соответственно с выходом второго сдвигового регистра и первым информацион- $ ным входом мультиплексора, вторым информационным входом подключенного к выходу блока формирования контрольной последовательности, первый и второй, входы разрешения которого соедийены соответственно с первым и вторым управляющими входами мультиплексора и вторым и третьим выходами блока управления передачей, первый вход условия которого является входом устройства для подключения выходов готовности передачи абонентов, а первая группа входов условий подключена к группе выходов блока анализа коллизий, тактовым и разрешающим входами 20 подключенного соответственно к первому выходу генератора импульсов и второму выходу блока управления передачей, блок кодирования, информационный И синхронизирующий ВХОДЫ которо- 25 го соединены соответственно с прямым выходом мультиплексора и первым выходом генератора импульсов, а выход через передатчик - с входом блока связи с каналом, первым выходом подключенного к входу первого приемника, а вторым выходом через второй приемник к информационному входу блока анализа коллизий, блок фиксации наличия сигналов, вход которого подключен к прямому выходу первого приемника и 35 информационному входу блока декодирования, а выход соединен с первым входом условия блок,а управления приемом, второй вход которого является входом устройства для подключения к выходам готовности приема абонентов, а информационный вход соединен с первым информационным параллельным выходом блока декодирования, синхронизирующий вход И второй информационный па- 5 раллельный выход которого подключены соответственно к инверсному выходу первого приемника и информационным входам первого и второго регистров, выхода которых являются выходом уст- 50 ройства для подключения к информационным входам абонентов, а синхронизирующие входы соответственно соединены с первым и вторым выходами блока управления приемом, третий 55the serial input and output of the first shift register are connected respectively to the output of the second shift register and the first information input of the multiplexer, the second information input connected to the output of the control sequence generation unit, the first and second, whose resolution inputs are connected with the first and second control inputs of the multiplexer respectively and the second and third outputs of the transmission control unit, the first input of which condition is the input of the device for connecting the outputs subscriber transmission, and the first group of condition inputs is connected to the output group of the collision analysis block, the clock and enable inputs 20 connected respectively to the first output of the pulse generator and the second output of the transmission control block, the coding block, the information AND synchronization INPUTS of which are connected respectively to 25 direct output of the multiplexer and the first output of the pulse generator, and the output through the transmitter - with the input of the communication unit with the channel, the first output connected to the input of the first receiver, and the second output through the second receiver to the information input of the collision analysis unit, the signal presence fixing unit whose input is connected to the direct output of the first receiver and 35 to the information input of the decoding unit, and the output connected to the first input of the condition block, and the receiving control whose second input is the input devices for connecting to the subscriber readiness outputs, and the information input is connected to the first information parallel output of the decoding unit, the synchronization input AND the second information PA-5-parallel output of which are respectively connected to the inverse output of the first receiver and the data inputs of the first and second registers, the outputs of which are output Device for roystva 50 for connection to the data inputs of the subscribers and clock inputs are respectively connected to first and second outputs reception control unit, third 55 вход условия и третий выход которого соединены соответственно с выходом и входом разрешения блока контроля, ин14" 12the condition input and the third output of which are connected respectively with the output and the resolution input of the control unit, in14 "12 формационным и синхронизирующим вхо-. дами соединенного соответственно с информационным последовательным выходом и первым синхронизирующим выходом блока декодирования, отличающееся тем, что, с целью повышения достоверности обмена информацией устройства, в него введен адресный дешифратор, причем группа выходов и второй вход условия блока управления передачей являются соответствующими группой выходов и входом устройства для подключения к группе входов синхронизации передачи и синх-5 ронизирующим выходом абонентов^ а вторая группа входов условий и третий, четвертый входы условий соединены соответственно с группой выходов блока кодирования, вторым выходом блока фиксации наличия сигналов и вторым выходом генератора импульсов, синхронизирующие входы первого и вто- ‘ рого сдвиговых регистров соединены с четвертым выходом блока управления передачей, пятым и вторым выходами подключенного соответственно к установочному входу блока анализа коллизий и к управляющим входам передатчика и блока кодирования, инверсный выход мультиплексора соединен с инфор- . мационным входом блока формирования контрольной последовательности, синхронизирующим входом подключенного к группе выходов блока кодирования, третий выход блока фиксации наличия сигналов соединен с разрешающим входом блока декодирования и четвертым входом условия блока управления приемом, группа выходов и пятый вход условия которого являются соответствующими группой выходов и входом устройства для подключения к группе входов синхронизации приема и синхронизирующим выходом абонентов, первый и второй синхронизирующие выходы блока декодирования соединены соответственно с шестым и седьмым входами условий блока управления приемом, третий ' и четвертый выходы и восьмой вход , условия которого подключены соответственно к разрешающему и синхронизирующему входам и выходу адресного дешифратора, йнформационным входом подключенного к второму информационному параллельному выходу блока декодирования, разрешающие входы первого и второго регисторов соединены с входом устройства для подключенияformational and synchronizing in-. Dami connected respectively with the information serial output and the first synchronization output of the decoding unit, characterized in that, in order to improve the reliability of information exchange of the device, an address decoder is entered into it, the group of outputs and the second input of the condition of the transmission control unit are the corresponding group of outputs and device input to connect to the group of transmission synchronization inputs and synch-5 by the subscriber subscription output ^ and the second group of condition inputs and the third, fourth inputs The slopes are connected respectively to the group of outputs of the coding unit, the second output of the signal presence fixing unit and the second output of the pulse generator, the clock inputs of the first and second shift registers are connected to the fourth output of the transmission control unit, the fifth and second outputs connected respectively to the installation input of the analysis unit collisions and to the control inputs of the transmitter and the coding block, the inverse output of the multiplexer is connected to the infor. the control input of the control sequence generation unit, the synchronization input of the coding block connected to the output group, the third output of the signal presence latching unit is connected to the enable input of the decoding unit and the fourth condition input of the reception control unit, the output group and the fifth condition input are the corresponding output group and device input for connecting to a group of inputs for receiving synchronization and synchronizing output of subscribers, the first and second synchronizing outputs of the block decoding are connected respectively to the sixth and seventh inputs of the receiving control unit conditions, the third 'and fourth outputs and the eighth input, the conditions of which are connected respectively to the enabling and synchronizing inputs and output of the address decoder, information input connected to the second information parallel output of the decoding unit, allowing the inputs of the first and the second registra are connected to the input of the device to connect ' 1488814'1488814 1414 13 '13 ' выходов готовности приема абонентов .Exit readiness subscribers. 2. Устройство по π.I , отличающееся тем, что блок уп- 5 равления передачей содержит два регистра, постоянную память, три триггера, два счетчика, три элемента НЕ, элемент И, элемент И-НЕ и элемент ИЛИ-НЕ, причем группа выходов перво- 10 го регистра соединена с первой группой адресных входов постоянной памяти, вторая и третья группы адресных входов и группа выходов которого соединена соответственно с первой труп- 15 пой входов условий блока, первой группой выходов и группой входов второго регистра, вторая группа выходов, и первый и второй выходы второго регистра подключены соответственно к 20 группе выходов и пятому выходу блока и установочному входу первого триггера, входом сброса и синхровходом соединенного соответственно с выходом элемента И и выходом переноса 25 первого счетчика, счетный вход и выход старшего разряда которого подключены соответственно к выходу первого элемента НЕ, к первому входу элемента И-НЕ и первому информацион- 30 ному входу первого регистра, второй четвертый информационные входы которого соединены соответственно с третьим входом условия блока, выходом второго триггера и первым входом ус- ^5 ловия блока, а синхровходом - с четвертым входом условия блока и синхровходом второго регистра, вход первого элемента НЕ, вход разрешения первого счетчика и первый вход эле- дд мента ИЛИ-НЕ образуют вторую группу условий блока, выход переноса первого счетчика через второй элемент НЕ соединен с первым выходом блока, выход второго триггера соединен с вторым выходом блока и установочным входом третьего триггера, выходом подключенного к счетному входу второго счетчика, выход которого соединен через третий элемент НЕ с управляющим входом второго триггера, подключенного синхровходом к синхровходу третьего триггера и выходу элемента ИЛИ-НЕ, второй вход которого соединен с. третьим выходом блока, входом сброса второго счетчика и прямым выходом первого триггера, инверсным выходом и информационным входом подключенного соответственно к управляющему входу третьего триггера и шине логического нуля, выход первого элемента НЕ является четвертым выходом блока, второй и третий входы и выход элемента И-НЕ соединены соответственно с вторым входом условия блока, установочным входом первого триггера и первым входом элемента И, второй вход которого соединен с первой группой входов условий блока.2. The device according to π. I, characterized in that the transmission control block contains two registers, permanent memory, three flip-flops, two counters, three NOT elements, AND element, AND-NOT element and OR-NOT element, the group the outputs of the first 10 registers are connected to the first group of address inputs of the permanent memory, the second and third groups of address inputs and the output groups of which are connected respectively to the first body of 15 inputs of the block conditions, the first group of outputs and the input group of the second register, the second group of outputs, both the first and second outputs are second of the first register are connected respectively to the 20th group of outputs and the fifth output of the block and the setup input of the first trigger, the reset input and the synchronous input connected respectively to the output of the element And and the output of the transfer 25 of the first counter, the counting input and the output of the highest digit to the first input of the NAND element and the first information input of the first register, the second fourth information inputs of which are connected respectively to the third input of the block condition, the output of the second trigger and the first input of the block condition, and the synchronous input with the fourth input of the condition of the block and the synchronous input of the second register, the input of the first element NOT, the enable input of the first counter and the first input of the element OR, NOT the second group of conditions of the block the transfer output of the first counter through the second element is NOT connected to the first output of the block, the output of the second trigger is connected to the second output of the block and the installation input of the third trigger, the output connected to the counting input of the second counter, the output of which is connected through the third element The ent is NOT with the control input of the second trigger connected by the synchronous input to the synchronous input of the third trigger and the output of the OR-NOT element, the second input of which is connected to. the third output of the block, the reset input of the second counter and the direct output of the first trigger, the inverse output and the information input connected respectively to the control input of the third trigger and logical zero bus, the output of the first element is NOT the fourth output of the block, the second and third inputs and the output of the NAND connected respectively with the second input of the condition block, the installation input of the first trigger and the first input element And the second input of which is connected to the first group of inputs of the conditions of the block. 3. Устройство по п.1, о т л и -. чающееся тем, что блок кодирования содержит два счетчика,' три элемента И-НЕ, регистр и элемент ИИЛИ-НЕ, причем счетные входы первого и второго счетчиков и синхровход регистра соединены с синхронизирующим входом блока, вход разрешения первого счетчика соединен с первым входом разрешения второго счетчика и входом разрешения блока и первыми входами первого и второго элементов И-НЕ, и первым входом первой группы элемента И-ИЛИ-НЕ, второй и третий входы первой группы которого соединены соответственно с информационным входом блока и с первым разрядным выходом первого счетчика, вторыми входами первого и второго элементов И-НЕ и первым входом второй группы элемента И-ИЛИ-НЕ, второй и третий входы второй" группы которого соединены соответственно с прямым выходом первого · разряда регистра и выходом третьего элемента И-НЕ, первый и второй входы которого соединены соответственно с выходом переноса второго счетчика и вторым разрядным выходом первого счетчика, выходом переноса подключенного к второму входу разрешения второго счетчика, третий вход разрешения которого подключен к третьему входу первого элемента И-НЕ, инверсному выходу первого разряда регистра . и четвертому входу первой группы элемента И-ИЛИ-НЕ, выходом подключенного к третьему входу второго элемента И-НЕ, с первого по четвертый информационные входы регистра соединены соответственно со старшим разрядным выходом второго счетчика, выходами первого и второго элементов И-НЕ и элемента И-ИЛИ-НЕ, первый и второй входы третьей группы которого соединены с инверсным выходом третьего разряда регистра, первый разрядный выход перв.ого счетчика, инверсные выходы первого и второго разрядов ре153. The device according to claim 1, about t l and -. Because the coding block contains two counters, 'three NAND elements, a register and an ORD element, and the counting inputs of the first and second counters and the synchronous input of the register are connected to the sync input of the block, the enable input of the first counter is connected to the first enable input of the second the counter and the input resolution of the block and the first inputs of the first and second elements AND-NOT, and the first input of the first group of the element AND-OR-NOT, the second and third inputs of the first group of which are connected respectively with the information input of the block and the first p by the spurious output of the first counter, the second inputs of the first and second AND-NOT elements and the first input of the second group of the AND-OR-NOT element, the second and third inputs of the second "group of which are connected respectively with the direct output of the first register bit and the third AND-NOT element the first and second inputs of which are connected respectively to the transfer output of the second counter and the second discharge output of the first counter, the transfer output connected to the second resolution input of the second counter, the third resolution input of which is connected to tr temu input of the first AND-NO element, the inverse output of the first register discharge. and the fourth input of the first group of the element AND-OR-NOT, the output connected to the third input of the second element AND-NOT, the first to fourth information inputs of the register are connected respectively to the senior bit output of the second counter, the outputs of the first and second elements AND-NOT and the AND element -OR-NOT, the first and second inputs of the third group of which are connected to the inverse output of the third digit of the register, the first bit output of the first counter, the inverse outputs of the first and second bits of the pe15 14888141488814 16sixteen гистра образуют группу выходов блока, прямой и инверсный выхода четвертого разряда регистра образуют выход блока,the gistras form a group of block outputs, the direct and inverse outputs of the fourth digit of the register form the block output, 4. Устройство по п.1, отличающееся тем, что блок фиксации наличия сигнала содержит три формирователя импульсов и элемент И, причем входы первого и второго формирователей импульсов соединены с входом блока, а прямые выхода·являются соответственно первым и третьим выходами блока, инверсные выходы первого и второго формирователей импульсов соединены соответственно с вхо'дом третьего формирователя импульсов и первым входом элемента И, выходом подключенного к второму выходу блока, а вторым входом - -к инверсному выходу третьего формирователя импульсов.4. The device according to claim 1, characterized in that the block for fixing the presence of a signal contains three pulse shapers and an AND element, the inputs of the first and second pulse shapers are connected to the input of the block, and the direct outputs are the first and third outputs of the block, inverse outputs The first and second pulse shapers are connected respectively to the input of the third pulse shaper and the first input of the element I, the output connected to the second output of the block, and the second input to the inverse output of the third driver pulses. 5. Устройство по п.1, отличающееся тем, что блок декодирования содержит два триггера, синхровхода .которых являются соответственно информационным и синхронизирующим входами блока, регистр, три элемента И-НЕ и три элемента НЕ, причем выход первого элемента И-НЕ че» рез первый элемент НЕ соединен с первым входом второго элемента И-НЕ, выходом подключенного через второй элемент НЕ к входам сброса первого и второго триггеров, выходы которых подключены соответственно к первым и вторым входам первого элемента И—НЕ и третьего элемента И-НЕ, выход кото рого является вторым синхронизирующим выходом блока и соединен с синхровходом регистра и через, третий эле мент НЕ с первым синхронизирующим выходом блока, второй вход второго элемента И-НЕ является входом разрешения блока и соединен с входом сброса регистра, инверсный выход которого является информационным последовательным выходом блока, группы прямых5. The device according to claim 1, characterized in that the decoding unit contains two triggers, synchronous input. Which are respectively the information and synchronization inputs of the block, a register, three AND-NOT elements and three NOT elements, the output of the first AND-NOT element the first element is NOT connected to the first input of the second NAND element, the output connected via the second element NOT to the reset inputs of the first and second triggers, the outputs of which are connected respectively to the first and second inputs of the first AND element and the third element NAND, outputthe second is the second synchronizing output of the block and is connected to the synchronous input of the register and through the third element is NOT to the first synchronizing output of the block, the second input of the second element AND-NOT is the enable input of the block and is connected to the reset input of the register, the inverse output of which is an information serial output block group direct 10ten 1515 2020 2525 30thirty 3535 _40_40 4545 и инверсных выходов регистра соедийены с группой информационных входов регистра и образуют первый и второй 50 информационные параллельные выхода блока, информационный вход регистра соединен с информационным входом блока.and inverse outputs of the register are connected with a group of information inputs of the register and form the first and second 50 informational parallel outputs of the block, the information input of the register is connected to the information input of the block. 6. Устройство по п.1, о т л и - 556. The device according to claim 1, about t l and - 55 чающее ся тем, что блок управления приемом содержит счетчик, . четыре триггера, четыре элементаDue to the fact that the reception control unit contains a counter,. four triggers, four elements И-НЕ, пять формирователей импульсов и два элемента И, причем синхровходы первого, второго и третьего триггеров соединены соответственно с шестым и седьмым входами условия блока и инверсным выходом первого триггера, прямой выход и информационный вход которого соединены соответствен|Н0 с первым входом и выходом первого элемента И, вторым входом подключенного к выходу первого элемента И-НЕ, группа входов которого образует информационный вход блока, счетный вход счетчика соединен с седьмым входом условия блока, а вход,разрешения - с инверсным выходом первого триггера, третьим выходом блока и первыми входами второго и третьего элементов И-НЕ, выход счетчика подключен к входам первого и второго формирователей импульсов и прямому входу запуска . третьего формирователя импульсов, выходом соединенного с первым входом второго элемента И и установочным входом четвертого тригГёра, а входом сброса - с инверсным выходом первого триггера, выход третьего элемента И-НЕ подключен к второму входу второго элемента И, инверсные входы запуска третьего и четвертого формирователей импульсов соединены с четвертым входом условия блока, первый, второй входа и выход четвертого элемента И-НЕ. соединены соответственно с третьим и восьмым входами условий и установочным входом второго триггера, выходом подключенного к прямому входу запуска четвертого формирователя импульсов, вход сброса которого соединен с выходом третьего триггера ц прямым входом запуска пятого формирователя импульсов, инверсный вход запуска й вход сброса которого являются соответственно с первым и пятым входами условия блока,.а выход соединен с входом сброса третьего триггера, информационным входом подключенного к шине единичного потенциала устройства, выходы четвертого триггера, второго элемента И и четвертого и пятого формирователей импульсов образуют группу выходов блока, прямые выходы первого и второго формирователей импульсов являются соответственно первым и вторым выходами блока, а инверсные выходы соединены соответственно с вторым и третьим входами второго элемента И-НЕ, выход ко-.I-NOT, five pulse formers and two elements AND, the synchronous inputs of the first, second and third triggers are connected to the sixth and seventh inputs of the block condition and the inverse output of the first trigger, respectively, the direct output and information input of which are connected respectively | H0 to the first input and output The first element And the second input connected to the output of the first element AND-NOT, the group of inputs of which forms the information input of the block, the counting input of the counter is connected to the seventh input of the condition of the block, and the input permits are inverse output of the first flip-flop, the third output block, and the first inputs of the second and third AND-NO elements, the counter output is connected to inputs of the first and second pulse shaping and direct triggering input. The third pulse shaper, the output connected to the first input of the second element And the installation input of the fourth trigger, and the reset input with the inverse output of the first trigger, the output of the third element AND NOT connected to the second input of the second element And the inverse start inputs of the third and fourth pulse shapers connected to the fourth input conditions of the block, the first, second inputs and the output of the fourth element AND NONE. connected respectively with the third and eighth condition inputs and the setup input of the second trigger, the output connected to the direct start input of the fourth pulse shaper, the reset input of which is connected to the output of the third trigger c by the direct start input of the fifth pulse shaper, the inverse start input and the reset input of which are respectively the first and fifth inputs of the block condition. and the output is connected to the reset input of the third trigger, the information input of the unit potential of the device connected to the bus, the moves of the fourth trigger, the second element And the fourth and fifth pulse formers form a group of block outputs, the direct outputs of the first and second pulse formers are the first and second outputs of the block, respectively, and the inverse outputs are connected to the second and third inputs of the second and third element respectively ko- 17 1488814 1817 1488814 18 торого подключен к четвертому выходу блока и третьему входу четвертого элемента И-НЕ, прямой выход первого формирователя импульсов соединен с $ вторым входом третьего элемента И-КЕ, синхровход четвертого триггера и установочный вход первого триггера соединены с вторым входом условия блока, информационные входы второго и четвертого триггеров подключены к шине нулевого потенциала устройства.first connected to the fourth output of the block and the third input of the fourth AND-NOT element, the direct output of the first pulse shaper is connected to the second input of the third I-KE element, the synchronous input of the fourth trigger and the setup input of the first trigger, the information inputs of the second and Fourth flip-flops are connected to a zero potential device bus. Таблица 1Table 1 71 71 А 2 A 2 Аз And s А4 A 4 А5 A 5 ”7 "7 7. 7 А9 A 9 ----- ----- 77 77 ь s ΙΞ ΙΞ ΞΙ ΞΙ 71 71 Υ7 Υ 7 0 0 0 0 1 one 0 0 0 0 1 one 0 0 1 one 1 one 1 one 1 one 1 one 1 one 1 one 0 0 0 0 0 0 0 0 1 one 1 one 0 0 1 one 1 one 1 one 1 one 1 one 1 one 1 one 0 0 0 0 0 0 1 one 0 0 0 0 1 one 1 one 1 one 1 one 1 one 1 one 1 one 1 one 1 one 0 0 0 0 0 0 1 one 0 0 1 one 1 one 1 one 1 one 1 one 1 one 1 one 1 one 1 one 1 one 0 0 0 0 0 0 1 one 0 0 0 0 0 0 1 one 1 one 0 0 1 one 0 0 1 one 1 one 1 one 0 0 1 one 0 0 1 one 0 0 0 0 0 0 1 one 1 one 0 0 1 one 1 one 1 one 1 one 1 one 0 0 1 one 0 0 1 one 0 0 1 one 0 0 1 one 1 one 1 one 0 0 0 0 1 one 1 one 1 one 0 0 0 0 1 one 1 one 0 0 1 one 0 0 1 one 1 one .1 .one 0 0 1 one 1 one 1 one 1 one 0 0 0 0 1 one 1 one 0 0 0 0 0 0 1 one 1 one 0 0 1 one 1 one 1 one 1 one 1 one 0 0 0 0 1 one 0 0 1 one 0 0 1 one . 0 . 0 1 one 0 0 1 one 1 one 1 one 1 one 0 0 0 0 1 one 0 0 0 0 0 0 1 one 0 0 0 0 1 one 1 one 1 one 1 one 1 one 1 one 1 one 0 0 0 0 0 0 0 0 1 one 0 0 . 0 . 0 1 one 1 one 1 one 1 one 1 one 1 one 1 one 0 0 1 one 0 0 1 one 0 0 1 one 0 0 0 0 1 one 1 one 1 one 1 one 1 one 1 one 0 0 1 one 0 0 0 0 0 0 0 0 0 0 1 one 0 0 1 one 1 one 0 0 0 0 1 one 1 one 0 0 1 one 0 0 1 one 0 0 0 0 0 0 1 one 0 0 1 one 1 one 0 0 0 0 1 one 0 0 1 one 1 one 0 0 0 0 0 0 0 0 о about 1 one 1 one 1 . one . 1 one 0 0 1 one 1 one 0 0 1 one 1 one 0 0 1 one 0 0 0 0 0 0 1 one 1 one 1 one 1 one 0 0 1 one 1 one 0 0 0 0 1 one 1 one 0 0 0 0 1 one 1 one 0 0 0 0 1 one 0 0 1 one 1 one 1 one 1 one 0 0 1 one 1 one 0 0 0 0 1 one 1 one 0 0 0. 0 1 one 0 0 1 one 1 one 1 one 1 one 0 0 1 one 1 one 1 one 0 0 1 one 1 one • 0 • 0 0 0 1 one 0 0 1 one 1 one 1 one 0 0 1 one 1 one 1 one 1 one 0 0 1 one 1 one 0 0 0 0 1 one 0 0 1 one 1 · one · 1 one 0 0 1 one 1 one 1 one 0 0 0 0 1 one 0 0 0 0 1 one 0 0 1 one 1 one 1 one 0 0 1 one 1 one 1 one 1 one 0 0 1 one 0 0 0 0 0 0 1 one 0 . 0 1 · one · 1 one 1 one 1 one 1 one 1 one 1 one 0 0 0 0 1 one 1 one 0 0 0 0 1 one 1 one 0 0 1 one 1 one 1 one 1 one 1 one 1 one о about 1 one 1 one 0 0 0 0 1 one 1 one 0 0 1 one 1 one 1 one 1 one 1 one 1 one 0 0 .0 .0 0 0 1 one 0 0 0 0 1 one 1 one 0 0 1 one 1 one 1 one 1 one 1 one 1 one 0 0 0 0 1 one 0 0 0 0 1 one 1 one 0 0 1 one 1 one 0 0 0 0 0 0 1 one 0 0 0 0 1 one 1 one 0 0 0 0 1 one 1 one 0 0 1 one 1 one 1 one 0 0 0 0 1 one 0 0 0 0 1 one 1 one 0 0 0 0 1 one 1 one 0 0 1 one 1 one 1 one 0 0 0 0 1 one 1 one 0 0 1 one I I 0 0 0 0 1 one 1 one 0 0 1 one 1 one 0 0 1 one 0 0 1 one 1 one 0 0 1 one 1 one 0 0 0 0 1 one 1 one 0 0 1 one 1 one 0 0 1 one 0 0 1 one 0 0 0 0 1 one 1 one 0 0 0 0 1 one 1 one 0 0 1 one 1 one 0 0 1 one 0 0 1 one 1 one 0 0 1 one 0 0 0 0 0 0 1 one 1 one 0 0 1 one 1 one 1 one 1 one 0 0 1 one 0 0 0 0 1 one 0 0 1 one 1 one 1 one 1 one 0 0 1 one 1 one 1 one 1 one 0 0 1 one 1 one 0 0 1 one 0 0 1 one 1 one 1 one 1 one 0 0 1 one 1 one 1 ' . one ' . , , т t а б л a b я ц а i am a
1 НН н н 1 1 н н н1 NN N N 1 1 N N N 1 -» .... 1 н н1 - ".... 1 n n Η н н н оΗ nn about н н н н оnn n o about н н н н » σσ n n n "σ О 0 0 1 оAbout 0 0 1 o О'Л 01 1 .0O'L 01 1 .0 0 10 1 о0 10 1 o АBUT АBUT АBUT нn нn нn 1 9nineteen 1488814 '1488814 ' 2020 КонъюнкторConjunctor Входная переменнаяInput variable · ««·«> ΑΙ6 · "" · "> ΑΙ6 А15 A15 Ι·Ι1Μ А14 Ι · 1Μ A14 А13 A13 А12 A12 А11 A11 АЮ Ayu —·£*—-1 - · £ * —- 1 I I 1 one 1 one 1 one Я I Я I Я I : ι : ι . 1 . one I I I I 1 one Я I н n 1 one 1 one 1 one I I I I 1 one н n 1 one 1 one 1 one 1 one 1 one Г R 1 one I I I I I I . 1 . one 1 one 1 one 1 one 1 one 1 one 1 one 1 one 1 one 1 one 1 one I I 1 one 1 one 1 one 1 one I I I I 1 one I I 1 one 1 one 1 one 1 one 1 one ί ί 1 one 1 one 1 one 1 one . 1 . one 1 one 1 one 1 one I I 1 one 1 one I I 1 one I I 1 one 1 one I I I I 1 one 1 one I . I. 1 one 1 one 1 one 1 one я . я I . I я I я I я -*»-—-а-  I -*"---but- • я • I я - I -
А9A9 А8A8 А7A7 А6A6 КонъюнкторConjunctor Продолжение табл.2Continuation of table 2 Уровень активностиActivity level А5 I А4 г АЗ I А2 А> Выходная ϊ I I функцияA5 I A4 g AZ I A2 A> Output ϊ I I function НH НH ЯI НH 1one 1one II 1one II 1one II 1one вat нn нn нn нn нn II 1one ΪΪ . 1. one 1one 1one 1one яI НH ЯI НH НH НH яI 1one 1one 1 . 1 I 1one . 1 I 1 я I 00 ОABOUT оabout оabout оabout 1one 1one II 1one 1one 1one 1one II ΟΙΟΙ II 1one II ОABOUT ОABOUT 00 00 1one 1one 1one 1one 1.one. ОABOUT о.about. 1one 1one оabout оabout II II оabout оabout 1one 1one 1one оabout 1one оabout 1one оabout ]] оabout 1one оabout 1one оabout II Входная переменнаяInput variable А!2^ А?Т| А8 [ А7 [~А6аз_] А2^]A! 2 ^ A? T | A8 [ A7 [~ A6az_ ] A2 ^] А1A1 НH я ··I ·· я:·I:· нn нn нn КTO яI яI рз p h яI ,.н.n нn нn Р5 P 5 яI яI IIII Р4 P 4 нn нn нn Р4 P 4 нn яI нn яI яI рз p h яI нn нn яI яI Р7 P 7 иand р1 p 1 нn кto яI нn нn кto ρι ρ ι р, p , нn нn яI я.I. яI нn нn оabout оabout оabout оabout оabout оabout оabout N.N. оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout <г<r оabout 1one 1one 1one 1one 1one 1one 1 one оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout оabout ААAA АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT Т а б л и ц а 3T a b l and c a 3 Уровень активностиActivity level Выходная функция г 'Output function g ' в5 -[в4 [вз Η Ъ c5 - [c4 [b taken Η АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT и , and, н n н n я I я I н n «1 "one я I 0 0 0 0 1 one 0 0 А BUT А BUT А BUT я I я I я I я I я I я I я I 0 0 0 0 1 one 0 0 >-· > - · А BUT А BUT А BUT я. I. я I Я л I l я I «4 "four и and я I я I 0 0 0 0 1 one 0 0 - - -  - А BUT А BUT А BUT Н ' N ' н . n я I «έ. “. я I я I я I я I 0 0 0 0 г g о · about · - - - - А BUT А BUT А BUT я I Н : · N: · «ί “ я I я I я I я I я I 0 0 0 0 1 one 0 0 - - . - . - А BUT А BUT А BUT я . I . «3. “3. я I • и • and я I я I я I я. I. 0 0 0 0 ) ) 0 0 — - А BUT А BUT А BUT Νλ Νλ я I я I я. I. . я . I я . I . я I я I 0 0 0 0 1 one : о : about А BUT А . . BUT . . А BUT
«ί . М,.“. M ,. 1~3о1 ~ 3o «н"N ЯI яI н ·n · «<3"<3 «И"AND «19"nineteen «37"37 й*5 th * 5 яI . н . n нn •й4• 4th Й<1 Th <1 г4·g 4 · «1ί"1ί «3ί"3ί нn яI яI «з «* В<9 «17 «33 «43 Я н н ‘"H" * b <9 "17" 33 "43 yan n‘ м,m, и» *and "* -1»-one" «αί"Αί й ‘st ‘ $$ яI яI «9"9 «17"17 «и"and 1one Й7 Th 7 3333 4,four, 1one «,“, Й« «13 «« «13 Й31 «31 TH "" 13 """13 TH 31" 31 о о О О Оo o o o o o Мм м„ о оно Я 1 Я 1M m m „o it is I 1 I 1 ОABOUT оabout 1one 1one II 1one оabout оabout 1one оabout 1one оabout оabout 1one 1one оabout оabout 1one 1one 1one оabout 1one оabout 1one II оabout 1one АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT АBUT р’ и н е ч а н и е. <Р1 - Р, у - номер зоны;p 'and nonch. <P 1 - P, y - zone number; <Ν, - Ν??~ индивидуальный адрес абонента; ίΚ^ - разряды группового адреса абонента.<Ν, - Ν ? ? ~ individual address of the subscriber; ίΚ ^ - digits of the group address of the subscriber. 14888141488814 Фиг?FIG? 14888141488814 76 69 7176 69 71 Фиг.33 14888141488814 ФигМFigm 14888141488814 Ч^е.7Ч ^ е.7 14888141488814 14888141488814 Фыг.99 фие.10fie.10
SU874330600A 1987-10-15 1987-10-15 Local network communication channel interface unit SU1488814A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874330600A SU1488814A1 (en) 1987-10-15 1987-10-15 Local network communication channel interface unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874330600A SU1488814A1 (en) 1987-10-15 1987-10-15 Local network communication channel interface unit

Publications (1)

Publication Number Publication Date
SU1488814A1 true SU1488814A1 (en) 1989-06-23

Family

ID=21337238

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874330600A SU1488814A1 (en) 1987-10-15 1987-10-15 Local network communication channel interface unit

Country Status (1)

Country Link
SU (1) SU1488814A1 (en)

Similar Documents

Publication Publication Date Title
US4536875A (en) Retransmission control system
US4760573A (en) Multiplex interface for a communication controller
EP0622926A2 (en) Extended range enhanced skew controller
EP0311448B1 (en) Digital multiplexer
US4282600A (en) Method for synchronizing sending and receiving devices
SU1488814A1 (en) Local network communication channel interface unit
CA1171153A (en) Microprocessor based digital to digital converting dataset
US4438520A (en) System for regenerating a data word on a communications ring
US4792966A (en) Arrangement for synchronizing a byte clock derived from a data bit stream with a byte-oriented processing clock of a terminal equipment
EP0405041B1 (en) Terminal adapter having a multiple HDLC communication channels receiver for processing control network management frames
SU1411759A1 (en) User interface
SU1647590A1 (en) Local network station controller
SU418880A1 (en)
SU1494024A1 (en) Discrete signal transceiver
US3725591A (en) Synchronization network for pcm multiplexing systems
SU1497755A1 (en) Adaptive discrete message transmission system
SU1334151A1 (en) Device for information exchange
SU1464165A1 (en) Device for interfacing computer with communication channels
RU2043652C1 (en) Device for interface between computer and communication channel
SU1095220A1 (en) Device for transmitting and receiving digital messages
SU1141417A1 (en) Interface for linking peripherals with communication channel
KR0148408B1 (en) Apparatus and method for transmitting burst data by using synchronous signal of central station
SU1758887A1 (en) Signal transceiver
SU341172A1 (en)
SU1183977A1 (en) Interface for linking subscribers with communication channel