SU1488779A1 - Цифровой генератор функций' - Google Patents

Цифровой генератор функций' Download PDF

Info

Publication number
SU1488779A1
SU1488779A1 SU874379683A SU4379683A SU1488779A1 SU 1488779 A1 SU1488779 A1 SU 1488779A1 SU 874379683 A SU874379683 A SU 874379683A SU 4379683 A SU4379683 A SU 4379683A SU 1488779 A1 SU1488779 A1 SU 1488779A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
information
block
output
distorted
Prior art date
Application number
SU874379683A
Other languages
English (en)
Inventor
Evgenij Ya Vavruk
Aleksandr A Kuznetsov
Viktor P Onyshko
Stepan Ya Perepichka
Original Assignee
Vavruk Evgenij Y
Aleksandr A Kuznetsov
Viktor P Onyshko
Stepan Ya Perepichka
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vavruk Evgenij Y, Aleksandr A Kuznetsov, Viktor P Onyshko, Stepan Ya Perepichka filed Critical Vavruk Evgenij Y
Priority to SU874379683A priority Critical patent/SU1488779A1/ru
Application granted granted Critical
Publication of SU1488779A1 publication Critical patent/SU1488779A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

Изобретение относится к вычислительной технике, предназначено для генерации кодов цифровых значений периодической и непериодической функций и может быть использовано для проверки работы цифровых фильтров. Цель изобретения - расширение класса решаемых задач за счет воз2
можности формирования непериодических функций в реальном масштабе времени. Цифровой генератор функций содержит счетчик 1, блок 2 памяти, умножитель 3, коммутатор 4, шифратор 5 адреса, триггер 6, элемент И 7, три элемента задержки 8-10, два блока 11, 12 задания искаженной информации, входы: тактовый 13, сброса 14, амплитуды 15, блокировки 16 генератора, выходы: информационные 17 и сопровождения информации 18, входы 19—26 начальной загрузки генератора. Поставленная цель достигается за счет введения блоков 11, 12 задания искаженной информации, шифратора 5 адреса, коммутатора 4, триггера 6, элемента И 7 и элементов 9,10 задержки.
3 ил., 1 табл.
Г
511,,,,1488779 А1
Фиг. 1
1488779
Изобретение относится к вычислительной технике, предназначено для генерации кодов цифровых значений периодической и непериодической функ-Н ции и может быть использовано для проверки работы цифровых фильтров.
Цель изобретения - расширение класса решаемых задач за счет возможности формирования непериодических функций в реальном масштабе времени .
На фиг.1 приведена функциональная схема генератора; на фиг.2 - функциональная схема блока задания искаженной информации; на фиг.З - график непериодической функции (пример).
Цифровой генератор функций содержит счетчик 1, блок 2 памяти, умножитель 3, коммутатор 4,шифратор 5 адреса, триггер 6, элемент И 7, первый 8, второй 9, третий 10 элементы задержки, первый 11, второй 12 блоки заедания искаженной информации, тактовый13,сброса 14, амплитуды 15, блокировки 16 генератора входы, информационные 17 и сопровождения информации 18 выходы, входы 19-26 начальной загрузки генератора.
Блок задания искаженной информа- 30 ции (фиг.2) содержит элемент И 27, счетчик 28, регистр 29, коммутатор 30, блок 31 памяти.
Блок памяти первого блока задания искаженной информации является 35 одноразрядном.
Шифратор 5 адреса является одноразрядным блоком памяти. В блоке 2
Адрес 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16
Данные 0 1 0 0 0 0 0 1 0 1- • 0 0 0 0 0. 0 0
Адрес 17 18 19 20 21 22 23 24 25 26 27
Данные 1 0 0 0 1 1 1 1 1 0 0
г.е. в первом периоде Т1 при дешифра- (адреса блока 31 - "7" и "9") *, а при
ции адреса "3” содержимое счетчика $ 28 увеличивается на "+1", следовательно, будет "1" и ,с выхода блока 31 будет считываться "1”, увеличение счетчика 28 будет происходить при дешифрации последующих адресов: 18, _
200, 201, 202, 203,. 511 , 600, 712, но в первом периоде Т1 с выхода блока 31 ”1" будет считываться только при поступлении адреса 51’1 и 712
памяти хранится информация периодической функции. Шифратор 5 предназна чен для шифрации адреса, поступаю5 щего на вход блока 2 памяти. На его выходе формируется признак логической "1" при поступлении, на его вход адреса, в котором необходимо заменить информацию с периодической на 10 непериодическую. Шифратор 5 является одноразрядным блоком памяти, что дает возможность оперативно изменять информацию на его выходах (цепи записи и входы информации на фиг.1 не 15 приведены).
Блок 31 памяти блока 11 является одноразрядным и служит для формирования на' своем выходе признака логической "1" в слуйае необходимости 20 изменения информации только на данком периоде.
Для лучшего понимания принципа организации записи в этот блок памя"ти рассмотрим пример формирования непериодической функции из периодической, приведенной на фиг.З. Пусть в каждом такте работы (Т1-ТЗ) происходит 1024 (2'а ) выборки информации из блока 2, т.е. количество адресов блока 2 - 1024. Пусть в периоде Т1 необходимо изменить информацию по · адресам 3, 511, 712; в периоде Т2 по адресам 18, 600, в периоде ТЗ по адресам 200, 201, 202, 203, 511 с соответствующими амплитудами А1А10. Тогда в блоке 31 памяти блока 11 будут записаны приведенные в таблице значения:
поступлении других адресов будет счи ваться "0" (адреса блока 31 - "2-6", "8"). "0" по нулевому адресу записан потому, что в первом периоде Т1 по нулевому адресу блока 2 изменений нет.
В блоке 31 блока 12 предварительно записываются значения измененной
•информации, т.е. амплитуды А/, в
6
5 1486
последовательности А^-А/£) (для приме-4 ра на фиг.3).
Длительность задержки на элементе 9 должна быть больше задержки на счетчике 1 и шифраторе 5 адреса. Длительность задержки на элементе 10 задержки должна быть больше задержки на первом блоке задания искаженной информации. Длительность задержки на элементе 8 задержки должна быть больше или равна задержке на элементах 11 и 12. Управляющий выход 18 тоже должен быть задержан на время задержки на элементах 6,4 и 3 (элемент задержки не приведен по причине того, что устройства приема информации из предлагаемого генератора могут иметь разные требования по задержке между информационными и управляющим выходами, т.е. элемент задержки целесообразно размещать в устройстве приема информации, на фиг.1 не приведен). Коммутаторы 4 и
30 при "0" на своем управляющем входе работают по вторым входам, при "1" - по первым.
Устройство работает следующим образом.
Предварительно в блок 2 памяти записываются значения периодической функции. Цепи записи в счетчик 1 и • блок 2 не приведены. В блок 31 памяти блокё 11 задания искаженной информации записываются значения по соответствующим адресам (где необходимо изменить информацию) логическая "1" согласно описанному выше. В блок
31 памяти блока 12 записывается сама искаженная (непериодическая) информация. В этом случае сигналом логического "0" с входа 16 коммутаторы 30 открыты по вторым входам и по адресу, сформированному на регистре 29 (с входов 19,20 и 21,22), записывается информация в блоки 31 (со входов 23,24 и 25,26). Триггер 6 устанавливается в нулевое состояние (цепи установки не приведены).
Для начала работы необходимо подать на вход 16 сигнал "1", на вход 15 - значение амплитуды, которое будет умножаться на значение периодической функции на умножителе 3. По сигналу на входе 14 сброса происходит сброс счетчиков 1 и 28 и на выход 17 поступает информация, находящаяся по нулевым адресам блока 2 памяти или блока 31 памяти блока 12
1779
задания искаженной информации (цепи считывания блоков 2 и 31 не приведены). По сигналам на выходе 13 происходят увеличения содержимого счетчика 1 и дешифрация адреса на шифраторе 5 и единичная информация с его выхода по сигналу с входа 13, задержанному на элементе 9 задержки, через
Ю элемент 27 И блока 11 увеличивает содержимое счетчика 28 блока 11 и с блока 31 памяти блока 11 происходит считывание информации по адресу, сформированному на счетчике 28. Еди15 ничная информация с выхода блока 31 памяти блока 11 по сигналу с входа 13, задержанному на элементах 9 и 10, через элемент 27 И блока 12 увеличивает содержимое счетчика 28 бло2о ка 12, и по этому адресу с блока 31 памяти блока 12 происходит считывание информации. Единичный уровень информации с выхода блока 31 памяти блока 11 через открытый элемент И 7
25 поступает на информационный вход триггера 6 и по сигналу с входа 13, задержанному на элементах 9 и 8, записывается в триггер, открывая тем самым коммутатор 4 по вторым входам.
30 При считывании с блока 31 памяти блока . 1 1 нулевой информации в триггер 6 будет записываться нулевая информация и через коммутатор 4 на выход, генератора будет поступать информация с выхода блока 2 памяти.
Для оперативного изменения.,информации и сокращения объемов блоков 31 памяти возможен режим оперативного изменения непериодической информации.
40*В этом случае во время генерирования периодической информации узел задания режимов и значений (не приведен) может изменить содержимое блоков 31. Запись в эти блоки происходит
45 аналогично описанному выше. В этом случае на вход 16 подается сигнал нулевого уровня.

Claims (1)

  1. Формула изобретения
    Цифровой генератор функции, содержащий блок памяти, счетчик, первый элемент задержки, причем вход сброса счетчика подключен к входу сброса генератора, отличающийся тем, что, с целью расширения класса решаемых задач путем обеспечения возможности формирования непериодических функций в реальном масштабе
    7
    1488779
    8
    времени, в него введены два блока задания искаженной информации, шифратор адреса, коммутатор, триггер, элемент И и два элемента задержки, причем входы начальной установки первого и второго блоков задания искаженной информации подключены к входу сброса генератора, выход которого подключен к выходу коммутатора, первый информационный вход которого подключен к информационному выходу второго блока задания искаженной информации, второй информационный вход коммутатора подключен к выходу яблока памяти, адресный вход которого и вход ί шифратора адреса подключены к выходу счетчика, управляющий вход коммутатора подключен к выходу триггера , синхронизирующий вход которого и выход сопровождения информации генератора подключены к выходу первого \элемента задержки, тактирующий вход генератора подключен к счетному вхо· ду счетчика и к входу второго элемента задержки, выход которого подключен к входам первого и третьего . элементов задержки и входу стробиро-вания информации первого блока задания искаженной информации, выход которого подключен к входу стробирования информации второго блока задания искаженной информации, входы управления коммутацией информации первого и второго блоков задания искаженной информации и первый вход элемента И подключены к входу блокировки генератора, информационный выход первого блока задания искаженной информации подключен к информационному входу второго блока задания искаженной информации и второму входу элемента И, выход которого подключен к входу данных триггера, входы информации исходных данных первого и второго блоков задания искаженной информации подключены к первому и второму входам исходных данных генератора, входы управления записью которого /подключены к входам записи первого и второго блоков задания искаженной информации, входы адресов исходных данных которых подключены к третьему и четвертому входам исходных данных генератора, первый и второй входы стробирования исходных данных которого подключены к входам стробирования адреса первого и второго блоков задания искаженной информации, причем блок задания искаженной информации содержит блок памяти, коммутатор, счетчик, регистр и элемент И, причем первый вход элемента И подключен к входу стробирования информации блока, информационный вход которого подключен к второму входу элемента И, выход которого подключен к счетному входу счетчика, выход которого подключен к первому 'информационному входу коммутатора, второй информационный вход которого подключен к выходу регистра,вход данных которого подключен к входу адреса исходных данных блока, вход стробирования исходных данных которого подключен к входу синхронизации регистра, вход управления коммутацией информации блока подключен к управляющему входу коммутатора, выход которого подключен к входу адреса блока памяти, выход которого подключен к информационному выходу блока, вход данных блока памяти подключен к входу информации исходных данных блока, вход записи которого подключен к входу записи блока памяти, вход сброса счетчика подключен к входу начальной установки блока.
    1488779
    ВшэлЯю) 16 18 го
    (21) (22)
    Фие.2
SU874379683A 1987-12-16 1987-12-16 Цифровой генератор функций' SU1488779A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874379683A SU1488779A1 (ru) 1987-12-16 1987-12-16 Цифровой генератор функций'

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874379683A SU1488779A1 (ru) 1987-12-16 1987-12-16 Цифровой генератор функций'

Publications (1)

Publication Number Publication Date
SU1488779A1 true SU1488779A1 (ru) 1989-06-23

Family

ID=21356150

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874379683A SU1488779A1 (ru) 1987-12-16 1987-12-16 Цифровой генератор функций'

Country Status (1)

Country Link
SU (1) SU1488779A1 (ru)

Similar Documents

Publication Publication Date Title
SU1488779A1 (ru) Цифровой генератор функций'
SU1112365A1 (ru) Устройство формировани сигнала прерывани
SU1003151A1 (ru) Запоминающее устройство с контролем информации при записи
SU1161944A1 (ru) Устройство дл модификации адреса зон пам ти при отладке программ
KR960015170A (ko) 영상메모리의 데이타 혼선방지회로
SU1336123A1 (ru) Устройство дл контрол блоков оперативной пам ти
SU1416995A1 (ru) Устройство дл контрол цифровых блоков
RU2024076C1 (ru) Ячейка памяти
SU1753475A1 (ru) Устройство дл контрол цифровых устройств
SU1383445A1 (ru) Устройство дл задержки цифровой информации
SU1587537A1 (ru) Устройство дл обслуживани сообщений
SU1513440A1 (ru) Настраиваемое логическое устройство
SU1358003A1 (ru) Устройство дл контрол блоков оперативной пам ти
SU1335968A1 (ru) Генератор сигналов
SU1553977A1 (ru) Устройство дл контрол последовательностей импульсов
SU1270775A1 (ru) Устройство управлени дл процессора быстрого преобразовани Фурье
SU1471195A1 (ru) Устройство дл отладки программ
SU1430959A1 (ru) Устройство дл контрол хода микропрограмм
SU1536365A1 (ru) Устройство дл ввода информации
SU674102A1 (ru) Ассоциативное запоминающее устройство
SU1202045A1 (ru) Устройство задержки
SU1714586A1 (ru) Суммирующее устройство
RU1800458C (ru) Устройство дл формировани тестов
RU1803909C (ru) Устройство дл упор дочени массива чисел
SU670958A2 (ru) Устройство дл обработки телеизмерительной информации