SU1487189A1 - Functional digital-to-analog converter - Google Patents
Functional digital-to-analog converter Download PDFInfo
- Publication number
- SU1487189A1 SU1487189A1 SU874245652A SU4245652A SU1487189A1 SU 1487189 A1 SU1487189 A1 SU 1487189A1 SU 874245652 A SU874245652 A SU 874245652A SU 4245652 A SU4245652 A SU 4245652A SU 1487189 A1 SU1487189 A1 SU 1487189A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- digital
- inputs
- multiplying
- analog converter
- attenuation
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении активныхThe invention relates to the field of automation and computing and can be used to build active
22
цифроуправляемых аттенюаторов. Цель изобретения — повышение точности и разрешающей способности. Функциональный цифроаналоговый преобразователь содержит входную шину преобразуемого кода, η каскадов 2.1—2.η затухания, выполненных в виде т-разрядных умножающих цифроаналоговых преобразователей, входную шину 3 входного сигнала, выходную шину 4 и входную шину 5 единичного потенциала. Введение коррекции старших каскадов затухания позволяет повысить точность преобразования, а использование т-разрядных умножающих цифроаналоговых преобразователей обеспечивает повышение разрешающей способности устройства. 2 ил. 1 табл.Digital Controlled Attenuators. The purpose of the invention is to improve the accuracy and resolution. The functional digital-to-analog converter contains the input bus of the code to be converted, η cascades 2.1–2.η attenuation made in the form of t-bit multiplying digital-analog converters, input bus 3 of the input signal, output bus 4 and the input bus 5 of a single potential. The introduction of the correction of higher attenuation cascades improves the accuracy of the conversion, and the use of t-bit multiplying digital-analog converters provides an increase in the resolution of the device. 2 Il. 1 tab.
0 7-70 7-7
(О(ABOUT
14871891487189
сриг.1srig.1
14871891487189
33
Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении активных цифроуправляемых аттенюаторов.The invention relates to automation and computing and can be used to build active zeropressure attenuators.
Цель изобретения — повышение точности и разрешающей способности.The purpose of the invention is to improve the accuracy and resolution.
На фиг. 1 представлена функциональная схема устройства; на фиг. 2 — вариант выполнения первого и η-го каскадов затухания.FIG. 1 shows a functional diagram of the device; in fig. 2 - an embodiment of the first and η th decay stages.
Функциональный цифроаналоговый преобразователь (фиг. 1) содержит входную шину 1 управления, η каскадов 2.1—2.η затухания, выполненных в виде т-разрядных умножающих цифроаналоговых преобразователей, входную шину 3 входного сигнала, выходную шину 4 и входную шину 5 единичного потенциала.The functional digital-to-analog converter (Fig. 1) contains the input control bus 1, η cascades 2.1–2.η attenuation, made in the form of t-bit multiplying digital-analog converters, the input bus 3 of the input signal, the output bus 4 and the input bus 5 of a single potential.
Функциональный цифроаналоговый преобразователь работает следующим образом.Functional digital-to-analog converter works as follows.
Устройство состоит из η последовательно соединенных по аналоговому сигналу умножающих т-разрядных цифроаналоговых преобразователей (ЦАП) 2.1—2.п. В результате коэффициент преобразования входного напряжения, поступающего на входную шину 3, равен произведению коэффициентов преобразования каждого умножающего ЦАП. Первая группа цифровых входов ί-го умножающего ЦАП подключены к шине 5 единичного потенциала, равного значению «1»; объединенные входы второй группы цифровых входов являются входом ί-го разряда входной шины 1 управления, а объединенные входы третьей группы цифровых входов младших умножающих ЦАП используются для коррекции функциональной зависимости выходного напряжения на шине 4 от значения кода на входной шине 1 управления.The device consists of η serially connected by an analog signal multiplying t-bit digital-to-analog converters (DAC) 2.1—2. As a result, the conversion coefficient of the input voltage to the input bus 3 is equal to the product of the conversion factors of each multiplying DAC. The first group of digital inputs of the ί-th multiplying DAC is connected to the bus 5 of a single potential equal to the value "1"; The combined inputs of the second group of digital inputs are the input of the разth digit of the control input bus 1, and the combined inputs of the third group of digital inputs of the lower multiplying DAC are used to correct the functional dependence of the output voltage on bus 4 on the code value on the input bus 1 of control.
Под воздействием кода управления затухание каждого умножающего ЦАП изменяется на такую величину, чтобы обеспечивалась линейная зависимость затухания выходного сигнала, выраженная, например, в децибеллах. Поскольку затухание каждого умножающего ЦАП изменяется дискретно, то результирующая зависимость затухания будет отличаться от линейной, т. е. имеет место некоторая систематическая погрешность. Для компенсации указанной погрешности, обусловленной в основном дискретностью изменения затухания в старших умножающих ЦАП, вводится коррекция. Коррекция осуществляется путем подключения некоторого числа цифровых входов младших умножающих ЦАП к входам определенных старших разрядов кода управления. В конкретном экземпляре функционального цифроаналогового преобразователя, указанным выше способом, может быть частично скомпенсирована и случайная составляющая погрешности, обусловленная неидеальностью умножающих ЦАП.Under the influence of the control code, the attenuation of each multiplying DAC changes by such a value as to ensure a linear dependence of the attenuation of the output signal, expressed, for example, in decibels. Since the attenuation of each multiplying DAC changes discretely, the resulting attenuation dependence will be different from linear, i.e. there is some systematic error. To compensate for this error, mainly due to the discreteness of the change in attenuation in the higher multiplying DACs, a correction is introduced. Correction is performed by connecting a certain number of digital inputs of the lower multiplying DAC to the inputs of certain high-order control code bits. In the specific instance of the functional digital-analogue converter, in the manner indicated above, the random component of the error, due to the imperfection of the multiplying DAC, can be partially compensated.
4four
В данном случае устройство реализует функциональную зависимость выходного напряжения на шине 4 от управлящего кода на входной шине 1 управления в виде показательной функцииIn this case, the device implements the functional dependence of the output voltage on bus 4 from the control code on the input bus 1 of the control as an exponential function
ивЫх=иВха'лх* ,Yves N x = and In ha ' lh *,
где Ывх — напряжение входного сигнала на шине 3;where Bin is the input voltage on bus 3;
а — основание показательной функции;and - the basis of the exponential function;
А — суммарное затухание устройства; а — константа, определяемая единицей измерения затухания.And - total attenuation of the device; a is a constant determined by the attenuation unit.
Суммарное затухание А устройства равно А= Σ А/;The total attenuation of the device A is equal to A = Σ A /;
где А,——а1о§л(\——затухание ί-го Νθ каскада затухания;where A, —— a1о§ l (\ —- attenuation of the ί-th Νθ decay cascade;
Νο= (2т—1) — суммарный вес разрядов умножающего ЦАП;Νο = (2 t —1) is the total weight of the digits of the multiplying DAC;
Ν2(=Νο(1—а'А^· ) —суммарный вес управляемых разрядов умножающего ЦАП ί-го зв,ена затухания;Ν 2 ( = Νο (1 — a ' А ^ ·) —the total weight of the controlled bits of the multiplying DAC of the ίth star, the attenuation coefficient;
1; — инверсное значение разрядных коэффициентов каскадов затухания, или управляющего кода.one; - inverse value of bit coefficients of attenuation cascades, or control code.
При этом, оставшиеся входы управления умножающего ЦАП ί-го разряда, вес которых равен Νι,·—Νο—, подключаются к шине 5 единичного потенциала.At the same time, the remaining control inputs of the multiplying DAC of the ίth digit, the weight of which is equal to ,ι, · — ο -, are connected to the bus 5 of a single potential.
Для компенсации систематической погрешности старших каскадов затухания функционального ЦАП, используется часть цифровых входов младших каскадов затухания, суммарный вес которых N3,- является частью Νι,·. Поскольку для младших каскадов затухания справедливы соотношения Ν2ι·«Ν0 и Ν3ί«Νο, то выделение из NI,- значения N3; практически не сказывается на значениях весовых коэффициентов младших каскадов затухания.To compensate for the systematic error of the upper stages of the attenuation of a functional DAC, part of the digital inputs of the lower attenuation stages is used, the total weight of which is N3, is part of Νι, ·. Since the ratios Ν 2ι · «Ν 0 and Ν 3 ί« Νο are valid for the younger attenuation stages, the selection from NI is the value of N3; practically does not affect the values of the weights of the lower attenuation stages.
Для определения номеров цифровых входов умножающих ЦАП, входящих в первую и вторую группы цифровых входов, задаются разрешающей способностью ό функционального ЦАП, т. е. затуханием А, младшего каскада затухания, и определяют разрядность т умножающего ЦАПTo determine the numbers of the digital inputs of the multiplying DAC, included in the first and second groups of digital inputs, are set by the resolution ό of the functional DAC, i.e. the attenuation of A, the lower-order decay stage, and determine the digit capacity of the multiplying DAC
т>1п! [1о^2 (1 + 1/(1 —а-'57’* 2)) ] +1, где Ζ=δ/δκΑπ, бидп=—αΙθ£α [ 1 — 1/(22' —t> 1n! [1 ^ 2 (1 + 1 / (1 —a - ' 57 ' * 2 ))] +1, where Ζ = δ / δκΑπ, bidp = —αΙθ £ α [1 - 1 / (22 '-
1)] —разрешающая способность умножающего ЦАП; ]= 1,2,..., т — номера цифровых входов умножающего ЦАП.1)] —the resolution of the multiplying DAC; ] = 1,2, ..., t - numbers of digital inputs of the multiplying DAC.
Затем, по известным для каждого каскада значениям затухания А,· определяют суммарный вес Ν2, управляемых разрядов ί-го умножающего ЦАП. В качестве реализуемыхThen, using the attenuation values A, known for each stage, · determine the total weight Ν 2 of the controlled bits of the ίth multiplying DAC. As implemented
14871891487189
5five
значений N21 выбирают для некорректируемых каскадов ближайшее, а для корректируемых — ближайшее меньшее к N2/ целое число. Тогда номера цифровых входов умножающего ЦАП, входящих во вторую группу цифровых входов, определяются из формулы Ν2ί= Д 1;2', где 1/ — разрядные коэффициенты умножающего ЦАП.N21 values are chosen for uncorrectable cascades, the nearest, and for correctable ones, the nearest one to N2 / integer. Then the numbers of digital inputs of the multiplying DAC, included in the second group of digital inputs, are determined from the formula формулы 2 ί = D 1; 2 ', where 1 / are the bit coefficients of the multiplying DAC.
Цифровые входы, разрядные коэффициенты, 1/ которых принимают единичные значения, входят во вторую группу цифровых входов. Цифровые входы, 1/ которых принимают нулевые значения, входят в первую группу цифровых входов, суммарный вес которых Λ[;=Νο—Ι^2ι· При этом, систематическая погрешность ΐ-го каскада затухания Δ,· равна Δ,=X,—А,= —α1ο§α [ (1—~)/(1 —Digital inputs, bit coefficients, 1 / of which take on single values, are included in the second group of digital inputs. Digital inputs, 1 / of which take zero values, are included in the first group of digital inputs, the total weight of which is Λ [; = Νο — Ι ^ 2ι · At the same time, the systematic error of the ΐ-th attenuation stage Δ, · is equal to Δ, = X, - A, = —α1ο§ α [(1 - ~) / (1 -
IX ОIx o
вень, то ее значение компенсируется путем введения дополнительного Аа; затухания в младшие каскады затухания, при этом =— α1ο§α(1—Ν3ί/Νο).Since then, its value is compensated by introducing additional A a; attenuation to lower attenuation stages, with = - α1ο§ α (1 — 3 ί / Νο).
В качестве конкретного примера реализации приведены результаты расчета функционального ЦАП, для которого принято: п=12, гп=12; N<>=4095; 0=0,01 дБ, а=10, а=20. Из приведенных результатов следует, чо максимальная погрешность во всем диапазоне преобразования не превышает величины 0,005 дБ ( при одновременном включении 1—5, 7, 10, 12 каскадов затухания) при разрешающей способности не хуже 0,0106 дБ.As a concrete example of implementation, the results of the calculation of a functional DAC are given, for which it is assumed: n = 12, rn = 12; N <> = 4095; 0 = 0.01 dB, a = 10, a = 20. From the above results it follows that the maximum error in the entire conversion range does not exceed 0.005 dB (with 1–5, 7, 10, 12 attenuation stages simultaneously turned on) with a resolution not worse than 0,0106 dB.
Реализация первого и двенадцатого каскадов затухания на умножающих ЦАП с соответствующими связями показана на фиг. 2. Каждый каскад затухания состоит из цифроаналогового преобразователя и выходного операционного усилителя. В первом умножающем ЦАП цифровые входы 2, 4, 6—12 составляют первую группу входов и подключены к шине единичного потенциала, цифровые входы 1 и 3 составляют вторую группу входов и подключены к первому разрядному входу входной шины преобразуемого кода, а 5-й цифровой вход представляет третью группу входов и соединен с двенадцатым разрядным входом входной шины преобразуемого кода. В 12-м каскаде затухания в первую группу входов входят 1, 3, 8 и 9 цифровые входы, а во вторую группу входов — 2,4, — 7, 10, 11 и 12 цифровые входы.The implementation of the first and twelfth decay stages in multiplying DACs with corresponding links is shown in FIG. 2. Each attenuation stage consists of a digital-to-analog converter and an output opamp. In the first multiplying DAC, digital inputs 2, 4, 6-12 make up the first group of inputs and are connected to a single potential bus, digital inputs 1 and 3 make up the second group of inputs and are connected to the first bit input of the input bus of the code being converted, and the 5th digital input represents the third group of inputs and is connected to the twelfth bit input of the input bus of the code being converted. In the 12th attenuation stage, the first group of inputs includes 1, 3, 8, and 9 digital inputs, and the second group of inputs — 2.4, - 7, 10, 11, and 12 digital inputs.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874245652A SU1487189A1 (en) | 1987-05-15 | 1987-05-15 | Functional digital-to-analog converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874245652A SU1487189A1 (en) | 1987-05-15 | 1987-05-15 | Functional digital-to-analog converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1487189A1 true SU1487189A1 (en) | 1989-06-15 |
Family
ID=21304510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874245652A SU1487189A1 (en) | 1987-05-15 | 1987-05-15 | Functional digital-to-analog converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1487189A1 (en) |
-
1987
- 1987-05-15 SU SU874245652A patent/SU1487189A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4129863A (en) | Weighted capacitor analog/digital converting apparatus and method | |
US4447803A (en) | Offset digital dither generator | |
JPS5810919A (en) | Analog-to-digital converter | |
US9362937B1 (en) | Method of calibrating a SAR A/D converter and SAR-A/D converter implementing said method | |
JPH02306723A (en) | Digital/analog converter | |
CN113364462B (en) | Analog storage and calculation integrated multi-bit precision implementation structure | |
JPS6161578B2 (en) | ||
RU2335844C2 (en) | Analog-to-digital converter and method of calibration thereof | |
JPH11330967A (en) | Digital-analog converter | |
US7098840B2 (en) | Domino asynchronous successive approximation ADC | |
Suarez et al. | An all-MOS charge-redistribution A/D conversion technique | |
SU1487189A1 (en) | Functional digital-to-analog converter | |
US4618852A (en) | Monotonic A/D converter which minimizes circuitry for high order bit conversion | |
JPH05268093A (en) | Digital/analog converter | |
KR20010108035A (en) | Capacitive flash analog to digital converter | |
JPS6161577B2 (en) | ||
SU1179533A1 (en) | Analog-to-digital converter | |
RU2703228C1 (en) | Method of vernier digital-analogue conversion | |
SU1737698A1 (en) | Digital frequency synthesizer | |
Hamdy et al. | Microprocessor-Aided analog-to-Digital Conversion. | |
SU1305859A1 (en) | Digital-to-analog converter | |
JPH0116060B2 (en) | ||
SU1547067A1 (en) | D-a converter | |
SU1474846A1 (en) | Digital-to-analog converter with bipolar output signal | |
RU2622623C1 (en) | Method for digital-to-analogue conversion |