SU1485238A1 - Digital differentiator - Google Patents
Digital differentiator Download PDFInfo
- Publication number
- SU1485238A1 SU1485238A1 SU874334360A SU4334360A SU1485238A1 SU 1485238 A1 SU1485238 A1 SU 1485238A1 SU 874334360 A SU874334360 A SU 874334360A SU 4334360 A SU4334360 A SU 4334360A SU 1485238 A1 SU1485238 A1 SU 1485238A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- adder
- digital
- differentiator
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Description
Изобретение относится к вычислительной технике и предназначено для дифференцирования цифрового сигнала. Цель изобретения - расширение частотного диапазона дифференцируемого сигнала. Устройство содержит два элемента 1, 2 задержки, вход 3, сумматор 4, первый 5 и второй 6 блоки умножения на постоянный коэффициент, выход 7, третий блок 8 умножения на постоянный коэффициент.The invention relates to computing and is intended to differentiate the digital signal. The purpose of the invention is the expansion of the frequency range of the differentiated signal. The device contains two elements 1, 2 delay, input 3, the adder 4, the first 5 and the second 6 blocks multiplying by a constant factor, output 7, the third block 8 multiplying by a constant factor.
Цель достигнута за счет введения дополнительного блока умножения на постоянный коэффициент и изменения значений коэффициентов. 1 ил. С·The goal has been achieved by introducing an additional block of multiplication by a constant coefficient and changes in the values of the coefficients. 1 il. WITH·
4^4 ^
0000
СЛSL
юYu
СОWITH
ооoo
33
14852381485238
4four
Изобретение относится к вычислительной технике и может быть использовано для дифференцирования цифрового сигнала.The invention relates to computing and can be used to differentiate the digital signal.
Цель изобретения - расширение частотного диапазона дифференцируемого сигнала.The purpose of the invention is the expansion of the frequency range of the differentiated signal.
На чертеже изображена блок-схема цифрового дифференциатора.The drawing shows a block diagram of a digital differentiator.
Дифференциатор содержит первый 1 и второй 2 элементы задержки, вход 3, сумматор 4, первый 5 и'Второй 6 блоки умножения на постоянный коэффициент, выход 7, третий блок 8 умножения на постоянный коэффициент.The differentiator contains the first 1 and second 2 delay elements, input 3, adder 4, first 5 and second 6 blocks multiplying by a constant factor, output 7, the third block 8 multiplying by a constant factor.
Цифровой дифференциатор работает следующим образом.The digital differentiator works as follows.
На вход 3 поступают цифровые значения дискретных выборок входного сигнала υβχ с частотой цифровой дискретизации £5 = 1/Т. В момент времени пТ, где η - 1, 2, 3,..., выборки входного сигнала распределяются следующим образом. С входа 3 на первый вход сумматора 4 поступает цифровое значение выборки X (пТ).Input 3 receives digital values of discrete samples of the input signal υ βχ with a digital sampling rate of £ 5 = 1 / T. At the moment of time pT, where η is 1, 2, 3, ..., the samples of the input signal are distributed as follows. From input 3 to the first input of the adder 4 receives the digital value of the sample X (pT).
На выходах первого 1 и второго 2 элементов задержки значения выборок равны соответственно Х(пТ-Т) и Х(пТ-2Т). Цифровые значения выборок Х(пТ-Т) и Х(пТ-2Т) с выходов элементов 1 и 2 задержки соответственно через соответствующие блоки 8 и 5 поступают соответственно на третийAt the outputs of the first 1 and second 2 delay elements, the values of the samples are equal to X (pT-T) and X (pT-2T), respectively. The digital values of the samples X (pT-T) and X (pT-2T) from the outputs of elements 1 and 2 of the delay, respectively, through the corresponding blocks 8 and 5 are received respectively on the third
и второй входы сумматора 4. Выходное напряжение иеыУ4 сумматора 4 с учетом постоянных коэффициентов К,, и Κζ) равноand the second inputs of the adder 4. The output voltage and eyU4 adder 4 taking into account the constant coefficients K ,, and Κζ) is equal
5 Хвь,ч=Х(пТ)-1,3333 Х(пТ-Т) + 5 X v , h = X (pT) -1.3333 X (pT-T) +
+0,3333'Х(пТ-2Т)+ 0.3333'X (pT-2T)
и поступает через блок 6 умножения на выход 7. Выходное напряжение циф10 рового дифференциатора равно Υ(ηΤ)=1,5Χ(ηΤ)-2Χ(ηΤ-Τ)+and goes through multiplication unit 6 to output 7. The output voltage of the digital differentiator is Υ (ηΤ) = 1.5Χ (ηΤ) -2Χ (ηΤ-Τ) +
+Ο,5Χ(ηΤ-2Τ).+ Ο, 5Χ (ηΤ-2Τ).
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874334360A SU1485238A1 (en) | 1987-08-17 | 1987-08-17 | Digital differentiator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874334360A SU1485238A1 (en) | 1987-08-17 | 1987-08-17 | Digital differentiator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1485238A1 true SU1485238A1 (en) | 1989-06-07 |
Family
ID=21338659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874334360A SU1485238A1 (en) | 1987-08-17 | 1987-08-17 | Digital differentiator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1485238A1 (en) |
-
1987
- 1987-08-17 SU SU874334360A patent/SU1485238A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5240012A (en) | Signal processor for converting digital sampling frequency | |
GB2163590B (en) | Variable speed replay of digital audio with constant output sampling rate | |
US4852034A (en) | Digital filter | |
SU1485238A1 (en) | Digital differentiator | |
EP0254407B1 (en) | Sample and hold network | |
JPS6412733A (en) | Clock regeneration circuit | |
SU1580267A1 (en) | Apparatus for determining mean value of sample sequence | |
JPS5360539A (en) | Digital filter | |
SU1019350A1 (en) | Single radio pulse frequency determination device | |
SU868770A1 (en) | Ripple filter | |
SU1336046A1 (en) | Differentiating device | |
SU1223254A1 (en) | Analog dividing device | |
SU984056A1 (en) | Rate scaler with fractional countdown ration | |
SU1137485A1 (en) | Analog computing device | |
SU1005299A1 (en) | Digital-frequency multiplier | |
JPS6473808A (en) | Sine wave oscillator | |
SU1292176A1 (en) | Pulse multiplier | |
JPS6412734A (en) | Clock regeneration circuit | |
SU1242991A1 (en) | Device for multiplying electrical signals together | |
SU1370623A1 (en) | Device for measuring noise signal intensity | |
SU723600A1 (en) | Analogue integrating computer | |
SU669476A1 (en) | Non-recursive digital low-pass filter | |
JPS5680916A (en) | Interpolating filter for sampled value | |
SU1083203A1 (en) | Dividing device | |
JPS6473911A (en) | Digital filter |