SU1478370A1 - Демодул тор сигналов с относительной фазовой модул цией - Google Patents

Abstract

Изобретение относитс  к технике св зи. Цель изобретени  - повышение помехоустойчивости. Демодул тор содержит фазовые демодул торы 1,2 и 3, источники 4 эталонного сигнала, блоки 5,6 и 7 задержки, блок 8 селекции, формирователь 9 порогового уровн , дешифраторы 10,11 и 12, амплитудные формирователи 13,14 и 15, инверторы 16,17 и 18, ключи 19-27 и эл-ты ИЛИ 28, 29 и 30. Цель достигаетс  за счет исключени  возможности прохождени  на выход устройства сигнала с наименьшим отношением сигнал/шум. 1 ил.

Description

Изобретение относится к технике связи и может быть использовано в системах приема цифровой информации с относительной фазовой модуляцией, в каналах с прерыванием, а также в каналах телеуправления, когда команды на объект подаются в течение коротких сеансов.

Цель изобретения - повышение по- fQ мехоустойчивости устройства.

На чертеже приведена структурная электрическая схема демодулятора.

Демодулятор содержит фазовые демодуляторы 1-3, источник 4 эталон- 15 ного сигнала, блоки 5-7 задержки, блок 8 селекции, формирователь 9 порогового уровня, первый 10, второй 11 и третий 12 дешифраторы, первыйтретий амплитудные формирователи 13- 20 15, первый - третий инверторы 16-18, ключи 19-27 и первый - третий элементы ИЛИ 28-30.

Демодулятор работает следующим образом. 25

В каждом сеансе связи (пакете) осуществляется передача ОФМ сигнала, состоящего из кода начала сообщения (стартовой группы) й информационных символов, передаваемых вслед за этим 30 кодом. Входной сигнал поступает на первые входы фазовых демодуляторов 1-3 первого, второго и третьего каналов, на вторые входы которых поступают сигналы источника 4, имеющие ^5 различные начальные фазы (0, 60 и 120°) после прохождения через блоки

5-7. Для коротких сеансов связи (десятки символов) начальная фаза несущей ОФМ сигнала в течение одного па- 49 кета может считаться практически неизменной. Так, например, при нестабильности частоты передатчика Af/f= = 10'⁶ , скорости передачи 1/ΐ =’ = 10 Мбит/с, объеме пакета N=100 сим- 45 волов и частоте несущей 1 ГГц уходы начальной фазы несущей не превышают 4°. От пакета к пакету начальная фаза несущей может принимать случайные значения. Поэтому величины сигналов на выходе фазовых демодуляторов 1-3 первого, второго и третьего каналов, определяемые величиной проекции вектора входного сигнала на соответствующий вектор эталонного сигнала, практически неизменны в течение одного пакета (сеанса связи). Максимальный сигнал будет на выходе того .фазового демодулятора, фаза эталонного сигна ла которого наиболее близка к начальной фазе входного сигнала. От пакета к пакету взаимное расположение вектора входного сигнала и векторов эталонных сигналов, а значит и величина выходных сигналов фазовых демодуляторов 1-3 могут меняться. Поэтому выбор выходных сигналов канальных демодуляторов должен осуществляться в каждом сеансе.

Три различающихся по величине сигнала с выходов фазовых демодуляторов 1—3 поступают на дешифраторы 10-12. В дешифраторах осуществляется проверка стартовой группы на соответствие коду в выходных сигналах канальных демодуляторов 1-3. Проверка стартовой группы в дешифраторах производится только в случае, если величина выходного сигнала соответствующего канального демодулятора превышает пороговый уровень А/2, задаваемый формирователем 9 порогового уровня (А -величина входного сигнала; предполагается что коэффициенты, передачи демодуляторов равны 1 coS^' ,· где, i - номер демодулятора). Величина выходного сигнала канального демодулятора с наименьшим отношением сигнал/шум не может превысить порогового уровня А/2. Соответственно проверку стартовой группы на соответствие коду в дешифраторах могут пройти только два наибольших по величине (а значит, и по отношению сигнал/шум) выходных сигнала канальных демодуляторов.

В исходном состоянии (в отсутствие сигнала) на выходах дешифраторов ΙΟΙ 2 имеются высокие потенциалы, которые, поступая на управляющие входы соответствующих пар ключей 19 и 20, 22 и 23, 25 и 26, поддерживают их в открытом состоянии. Ключи 21, 24 и 27 поддерживаются в запертом состоянии, так как их управляющие входы соединены с соответствующими выходами дешифраторов 10-12 через инверторы . 16-18. Срабатывание дешифратора одного из каналов (низкий потенциал на выходе) запиранием соответствующей пары ключей препятствует прохождению сигналов двух других каналов на выход устройства. Так, например, срабатывание дешифратора 10 (низкий потенциал на его выходе). запирает ключи 19 и 20, одновременно через инвертор 16, открывая ключ 21, через кото1478370 рый выходит сигнал фазового демодулятора 1, сформированный по амплитуде в амплитудном формирователе 13, поступает через элемент ИЛИ 28 на первый вход блока 8 селекции. При этом на второй вход элемента ИЛИ 28 поступает через открытые ключи' 22 и 25 тот же выходной сигнал фазового демодулятора 1. Если одновременно с дешифратором 10 срабатывает и дешифратор 11, то аналогично запираются ключи 22 и 23, а через открытый ключ 24 выходной сигнал фазового демодулятора 2, сформированный по амплитуде в амплитудном формирователе 14, поступает через элемент ИЛИ 29 на второй вход блока 8 селекции. Срабатывания дешифратора 12 не происходит, так как величина выходного сигнала соответствующего канального фазового демодулятора 3 меньше порогового уровня А/2. Это исключает возможность прохождения на выход устройства сигнала с наименьшим отношением сигнап/шум (сигнала третьего канала в рассматриваемом случае).

Аналогичным образом работает устройство, если наименьший сигнал оказывается на выходах первого или второго фазовых демодуляторов. В первом случае срабатывают дешифраторы 11 или 12 или оба вместе, обеспечивая прохождение на входы блока 8 выходных сигналов второго или третьего или обоих вместе канальных фазовых демодуляторов. Во втором случае срабатывают дешифраторы 10 или 12 или оба. вместе, обевпечивая прохождение на входы блока 8 выходных сигналов первого или третьего или обоих вместе канальных фазовых демодуляторов. В любом случае исключается возможность прохождения на входы блока 8 селекции сигнала канального фазового демодулятора с наименьшим отношением сигнал/шум. После проверки в блоке 8 селекции на соответствие коду (например, два из пяти) информационные символы поступают на вход устройства.

Claims (1)

1. Формула изобретения

   Демодулятор сигналов с относительной фазовой модуляцией, содержащий три фазовых демодулятора, первые входы которых объединены и являются входом демодулятора, а вторые через соответствующие блоки задержки соединены с выходом источника эталонного сигнала, и блок селекции, выход которого является выходом устройства, отличающийся тем, что, с целью повышения помехоустойчивости, введены формирователь порогового уровня, три дешифратора, три амплитудных формирователя, три инвертора, девять ключей и три элемента ИЛИ, при этом вход формирователя порогового уровня является входом демодулятора, а выход соединен с первыми входами первого, второго и третьего дешифраторов, вторые входы которых соединены соответственно с выходами первого, второго и третьего фазовых демодуляторов, соединенных также с входами первого, второго и третьего амплитудных формирователей соответственно, выходы которых соединены с первыми входами первого и второго, третьего и четвертого, пятого и шестого ключей соответственно, при этом выход первого дешифратора соединен с вторыми входами третьего и пятого ключей и через инвертор с вторым входом первого ключа, причем выход пятого ключа соединен с первым входом седьмого ключа, выход второго ключа соединен с первым входом восьмого ключа, а выход третьего ключа соединен с первым входом девятого ключа, выход второго дешифратора соединен с вторыми входами второго и седьмого ключей и через второй инвертор с вторым входом четвертого ключа, выход третьего дешифратора соединен с вторыми входами восьмого и девятого ключей и через третий инвертор с вторым. входом шестого ключа·, причем выходы первого и восьмого ключей соединены соответственно с первым и вторым входами первого элемента ИЛИ, выходы девятого и четвертого ключей соединены с соответствующими входами второго элемента ИЛИ, выходы шестого и седьмого ключей соединены с соответствующими входами третьего элемента ИЛИ, выходы всех элементов ИЛИ соединены с входами блока селекции.