SU1478324A1

SU1478324A1 - Counter with variable counting factor

Info

Publication number: SU1478324A1
Application number: SU874210836A
Authority: SU
Inventors: Михаил Александрович Иванов
Original assignee: Московский Инженерно-Физический Институт
Priority date: 1987-02-17
Filing date: 1987-02-17
Publication date: 1989-05-07

Abstract

Изобретение относитс к импульсной технике и может использоватьс в устройствах автоматики и вычислительной техники. Цель изобретени - расширение функциональных возможностей. Основу устройства составл ет генератор псевдослучайных последовательностей, содержащий N регистров 1, К групп 2 блоков 3 умножени , К блоков 4 сложени , К блоков 5 делени , где 1≤К≤N, элемент И 6. Работа устройства описываетс уравнением Q/T+1/=Q₁(T)T^K, где Q/T/,Q/T+1/- векторы, описывающие состо ни регистров 1 в поле GF(L). Введение блока 9 задани управл ющих воздействий и N блоков 10 сложени позвол ет генератору пропустить некоторые свои состо ни и таким образом обеспечить необходимый произвольный модуль М пересчета. Кроме того, исключение ранее использованных блоков позвол ет повысить надежность устройства. В описании представлен вариант выполнени устройства дл случа L=2,M=13, 14. 2 ил.The invention relates to a pulse technique and can be used in automation and computing devices. The purpose of the invention is to expand the functionality. The basis of the device is a pseudo-random sequence generator containing N registers 1, K groups 2 multiplication blocks 3, K addition blocks 4, K division blocks 5, where 1≤К≤N, element AND 6. The device operation is described by the equation Q / T + 1 / = Q ₁ (T) T ^K , where Q / T /, Q / T + 1 / are vectors describing the state of registers 1 in the field GF (L). The introduction of block 9 of the task of control actions and the N blocks of 10 allows the generator to skip some of its states and thus provide the necessary arbitrary module M of recalculation. In addition, the exclusion of previously used blocks allows to increase the reliability of the device. The description presents an embodiment of the device for the case L = 2, M = 13, 14. 2 Il.

Description

ходы регистров через соответствующие блоки умножени всех групп соединены с соответствующими группами входов первых блоков 4 сложени , выходы которых через блоки 5 делени соединены с информационными входами К первых соответствующих регистров, тактовые и установочные входы регистров соединены соответственно с тактовым 7 и установочным 8 входами счетчика. Устройство также содержит блок 9 задани управл ющих воздействий и п вторых блоков 10 сложени , , причем первые группы входов вторых блоков 10 сложени и последние группы входов первых блоков 4 сложени соединены с соответствующими группами выходов блока 9 задани управл ющих воздействий, выходы вторых блоков 10 сложени соединены с информационными входами соответствующих последних N-K регистров, втора группа входов каждого второго блока сложени соединена с выходом соответствующего предыдущего регистра, выходы регистров соединены с входами элемента И 6, выход которого соединен с управл ющим входом блока задани управл ющих возthe registers moves through the corresponding multiplication blocks of all groups are connected to the corresponding input groups of the first blocks 4 additions, the outputs of which are connected to the information inputs K to the first corresponding registers, the clock and installation inputs of the registers are connected respectively to the clock 7 and the installation 8 inputs of the counter. The device also contains a block 9 of task control actions and n second addition blocks 10, with the first groups of inputs of second blocks 10 and the last groups of inputs of first blocks 4 adding connected to the corresponding groups of outputs of block 9 tasks control, outputs of the second blocks 10 add connected to the information inputs of the corresponding last NK registers, the second group of inputs of each second addition block is connected to the output of the corresponding previous register, the outputs of the registers are connected to the inputs of the element 6, the output of which is connected to the control input of the task control block

5050

действий, информационные входы которого соединены с управл ющими входами 11 устройства.actions, informational inputs of which are connected to the control inputs 11 of the device.

Счетчик работает следующим образом .The counter works as follows.

Основу счетчика составл ет генератор псевдослучайных последовательное- тей (ГПСП), функционирующий в соответствии с уравнениемThe basis of the counter is a pseudo-random sequence generator (GPS), operating in accordance with the equation

Q(t+1)Q(t) TK,Q (t + 1) Q (t) TK,

5five

0 . 0

5five

00

ни выполн ютс в поле GF(L), так же как и умножение и деление), обеспечивающих пропуск необходимого числа состо ний ГПСП. Сигнал логической устанавливаетс на управл ющем входе блока-9 в тот момент, когда регистры наход тс в состо нии Q(t) LQ(t)q2(t)...4K(t)«,a...a, (L), C;-(t) - содержимое i-ro регистра в момент времени t..They are both performed in the GF (L) field, as well as in multiplication and division), which provide for the omission of the required number of CST states. The logical signal is set at the control input of the block-9 at the moment when the registers are in the state Q (t) LQ (t) q2 (t) ... 4K (t) ", a ... a, (L ), C ;-( t) - the contents of the i-ro register at time t ..

Вторые блоки сложени , блок 9 и новые св зи ввод тс дл того, чтобы заставить ГПСП пропустить некоторые свои состо ни и, таким образом обеспечить необходимый модуль пересчета.The second addition blocks, block 9, and new links are introduced in order to make the CST skip some of its conditions and thus provide the necessary recalculation module.

Ка фиг. 2 показан пример конкретной реализации счетчика дл случа , когда М,, 13, (М - модули пересчета ), , ф(Х)Х4нХХ3+1 . При логическом О на управл ющем входе счетчик считает по модулю Мг, при логической 1 на управл ющем входе - по модулю M,j. В первом случае пропущено одно состо ние ГПСП - 0111, во втором - два: 0111 и 0011.Kah FIG. 2 shows an example of a specific implementation of a counter for the case when M ,, 13, (M is a conversion module),, ф (Х) Х4нХХ3 + 1. With a logical O at the control input, the counter counts modulo Mg, with a logical 1 at the control input modulo M, j. In the first case, one state of the SSP is missed - 0111, in the second - two: 0111 and 0011.

Claims

Invention Formula

A counter with an arbitrary counting factor, containing N registers, K groups of multiplication blocks, K division blocks, K first addition blocks, where 1 & KЈN, the element And, the outputs of registers through the corresponding multiplication blocks of all groups are connected to the corresponding groups of inputs of the first addition blocks, outputs which

through the dividing units are connected to the information inputs K. of the first corresponding registers, the clock and installation inputs of the registers are connected respectively to the clock and installation inputs of the counter, characterized in that, with the aim of expanding the functionality and increasing the reliability by simplifying, and the second blocks of the addition, (NK), with the first groups of inputs of the second blocks of the addition and the last groups of inputs of the first blocks of the adding connected with the corresponding group The outputs of the second block of control blocks are connected to the information inputs of the corresponding last (NK) registers, the second group of inputs of each second block of blocks is connected to the output of the corresponding previous register, the outputs of the registers are connected to the inputs of the I element, the output of which is connected to The control actions set input block, the information inputs of which are connected to the control inputs of the counter.

Fie.2