SU1471294A1

SU1471294A1 - Цифровой частотный дискриминатор

Info

Publication number: SU1471294A1
Application number: SU874286624A
Authority: SU
Inventors: Арнольд Иванович Осядовский
Original assignee: Предприятие П/Я А-7677
Priority date: 1987-07-20
Filing date: 1987-07-20
Publication date: 1989-04-07

Abstract

Изобретение может быть использовано в системах автоматического контрол и управлени . Целью изобретени вл етс повышение надежности работы дискриминатора. Цель достигаетс введением в цифровой частотный дискриминатор элементов ИЛИ 4,5,6, триггеров 7,8, элемента задержки 11. Дискриминатор также содержит счетчики 1,2,3 импульсов, триггер 9, мажоритарный элемент 10, триггеры 12,13,14. 2 ил.

Description

Изобретение относится к импульсной технике и может использоваться в системах, в том числе автоматизированных, контроля параметров электромашинных генераторов переменного тока (ЭМГ) в качестве устройства защиты ЭМГ от отклонения от установленного диапазона частоты вращения, а также в системах контроля любых параметров, преобразованных в частоту электрического тока (временное положение перепада на пряжения с нулевого уровня на единичный) , как для контроля отклонения параметра от установленного значения, так и для выбора только сред него значения параметра.

Цель изобретения - повышение надежности работы дискриминатора. 20

На фиг.1 представлена функциональная схема дискриминатора;, на фиг.2 - временные диаграммы его работы.

Устройство содержит счетчики 1-3 25 импульсов, элементы ИЛИ 4-6, триггеры 7-9, мажоритарный элемент 10, элемент 11 задержки, триггеры 12-14, входные шины 15-17 и' выходные шины 18-20. 30

Счетчики 1-3 импульсов своими, счетными входами соединены с соответствующими входными шинами 15-17. Входы Сброс счетчиков 1-3 импульсов объединены и соединены с тактовыми входами триггеров 12-14 и через элемент 11 задержки - с выходом мажоритарного элемента 10, первый вход которого соединен с выходом и входом Останов счета счетчика 1 им— пульсов, с S-входом триггера 7 и с первыми входами элементов ИЛИ 5 и 6.

Второй вход мажоритарного элемента соединен с выходом и входом Останов счета счетчика 2 импульсов, с $ S-входом триггера 8 и с вторыми входами элементов ИЛИ 4 и 6. Третий вход мажоритарного элемента 10 соединен с выходом и входом Останов счета счетчика 3 импульсов, с Sвходом триггера 9 и с первым входом ³θ элемента ИЛИ 4 и вторым входом элемента ИЛИ 5.

Выходы элементов ИЛИ 4-6 соединены с соответствующими R-входами триггеров 7-9, прямые выходы которых соединены с соответствующими D-входами триггеров 12-14, прямые выходы кото рых являются соответствующими выходными шинами 18-20.

Дискриминатор работает следующим образом.

При подаче питания все счетчики и триггеры по цепям предустановки (не показаны) переключаются в нулевые состояния на прямых выходах. На счетные входы счетчиков 1-3 с соответствующих входных шин 15-17 поступают последовательности импульсов с частотами f,, f₇ и f₃.

Рассмотрим три характерных режима работы устройства: режим f > f _Q > f₃; режим f _г f з > f., ·, режим f з > f ₇ ’ f _г.

Первый режим: f , участок

OP на фиг.2.

Первым заполняется счетчик 1. Заполнению счетчика 1 соответствует появление на его выходе сигнала (фиг.2а, соответствует точка А на фиг.1), который, во-первых, поступая на вход Останов счета самого счетчика 1, запрещает для него процесс . дальнейшего счета, во-вторых, поступая на S-вход триггера 7, переключает его в единичное состояние на прямом выходе (фиг;2г, соответствует, точка Г на фиг.1), в-третьих, поступая через первые входы элементов ИЛИ 5 и 6 на R-входы триггеров 8 и 9 подтверждает нулевые состояния на их прямых выходах (фиг.2д, е, соответствуют точки Д и Е на фиг,1), в-четвертых, поступает на первый вход мажоритарного элемента 10.

Вторым заполняется счетчик 2, Заполнению счетчика 2 соответствует появление на его выходе сигнала (фиг.26, соответствует точка Б на фиг.1), который, во-первых, поступая на рход Останов счета самого счетчика 2, запрещает для него процесс дальнейшего счета, во-вторых, поступая через второй вход элемента ИЛИ 4 на R-вход триггера 7, переключает его в нулевое состояние на прямом выходе (фиг.2г) и, поступая через второй вход элемента ИЛИ 6 на Rвход триггера 9, подтверждает нулевое состояние на его выходе (фиг. 2е), в-третьих, поступая на Sвход триггера 8, переключает его в единичное состояние на прямом выходе (фиг.2д), в-четвертых, поступает на второй вход мажоритарного элемента 10 и, так как на его первом входе уже есть сигнал с выхода счетчика 1, проходит на выход мажоритарного элемента 10 (фиг.2ж, соответствует точка Ж на фиг.1). С задерж-ί кой, определяемой параметрами элемента 11 задержки (фиг.2и, соответствует точка И на фиг.1), сигнал поступает на С-входы триггеров 12-14 и входы Сброс счетчиков 1-3. Так как в момент появления сигнала на выходе элемента 11 задержки единичный уровень есть только на выходе триггера 8 (фиг.2д), т.е. на D-входе триггера 13, то единичный уровень с D-входа триггера 13 переписывается на его выход (фиг.2л, соответствует точка Л на фиг.1). Имеем сигнал на выходной шине 19 устройства, соответствующий поступлению средней . частоты (£*) с входной шины 16 на вход счетчика 2. Этот же импульс с выхода элемента 11 задержки производит сброс счетчиков 1 - 3 (счетчик 3 еще'не закончил счет, т.е. на его выходе еще не сформировался единичный уровень (фиг.2в, соответствует точка В на фиг.1). На выходах счетчиков 1 и 2 исчезают единичные уровни (фиг.2а, б) и соответственно исчезает сигнал с выхода мажоритарного элемента 10 (фиг.2ж). На этом цикл сравнения частот (выделение средней частоты f_t) заканчивается.

Время задержки (параметр) элемента 11 задержки выбирается немногим более времени надежного переключения триггеров 7-9 чтобы сначала надежно зафиксировать единичное состояние на D-входах триггеров 12-14, а уже потом происходила перезапись этого состояния на выходы D-триггеров й чтобы импульс с выхода мажоритарного элемента 10 (фиг.2и) фактически имел некоторую длительность из-за задержки переключения счетчиков и самого мажоритарного элемента.

Второй режим: f₃?f₁, участок

PR на фиг.2.

Первым заполняется счетчик 2. Сигнал, появившийся на его выходе (фиг.26), запрещает счет импульсов самого счетчика 2, подтверждает нулевое состояние на выходе триггеров и 9 (фиг.2г, е), подтверждает единичное состояние на выходе триггера (фиг.2д), поступает на второй вход мажоритарного элемента 10. Вторым заполняется счетчик 3. Сигнал, поя вившийся на его выходе (фиг.2в), подтверждает нулевой уровень на выходе триггера 7 (фиг.2г), переключает в нулевое состояние триггер 8 (фиг.2д), переключает в единичное состояние триггер 9 (фиг.2е), поступает на третий вход мажоритарного элемента 10 и, так как.на его втором входе есть сигнал со счетчика 2, проходит на выход элемента 11 задержки (фиг.2ж) и после задержки (фиг.2и) переписывает единичное состояние с выхода триггера 9 (фиг.2е) на выход триггера 14 (фиг.2м, соответствует точка М на фиг.1). Имеем сигнал на выходной шине 20 устройства, соответствующий поступлению средней · частоты (f ) с входной шины 17 на вход счетчика 3. Этот же импульс (с выхода элемента 11 задержки) производит сброс счетчиков 1-3. На выходах счетчиков 2 и 3 исчезают единичные уровни (фиг.26, в), исчезает сигнал с выхода мажоритарного элемента 10 (фиг.2ж). Цикл сравнения частот (выделение средней частоты fj) заканчивается.

Третий режим: f_}>f ,’f₂, участок RS на фиг.2.

Первым заполняется счетчик 3. Сигнал, появившийся на его выходе (фиг.2в), запрещает счет импульсов самого счетчика 3, подтверждает нулевые состояния· на выходах триггеров 7 и 8 (фиг.2г, д), подтверждает единичное состояние на выходе триггера 9 (фиг.2е), поступает на третий вход мажоритарного элемента 10. Вторым заполняется счетчик 1. Сигнал, появившийся на его выходе (фиг.2а), подтверждает нулевое состояние на выходе триггера 8 (фиг.2д), переключает в нулевой уровень триггер 9 (фиг.2е), переключает в единичное состояние триггер 7 (фиг.2г), поступает на первый вход мажоритар- . ного элемента 10 и, так как на его третьем выходе есть сигнал с выхода счетчика 3, проходит на вход элемента 11 задержки (фиг.2ж) и после задержки (фиг.2и) переписывает единичное состояние с выхода триггера 7 (фиг.2г) на выход триггера 12 (фиг.2к, соответствует точка К на . фиг.1). Имеем сигнал на выходной шине 18 устройства, соответствующий поступлению средней частоты (f0 с входной шины 15 на вход счетчика 1.

(Этот же импульс (с выхода элемента 11 задержки) производит сброс счетчиков 1 - 3. На выходах счетчиков 1 и 3 исчезают единичные уровни (фиг.2в, а), исчезает сигнал с выхода мажоритарного элемента 10 (фиг.2ж). Цикл сравнения частот (выделение средней частоты f_n) заканчивается.

Если устройство состоит из и счетчиков, η триггеров блокировки, η элементов ИЛИ, мажоритарного элемента на η входов, элемента задержки и η выходных триггеров, соединенных по описанному принципу, то получим устройство выбора второй по величине частоты из η входных.

Предлагаемый дискриминатор обладает еще одной особенностью. Если вместо мажоритарного элемента 10 ввести элемент И, то устройство становится уже устройством выделения меньшей из трех частот. Принцип его работы тот же, но сигнал на выходе элемента И появляется только после заполнения счетчика меньшей частоты.

•

Если же в устройстве будет η счетчиков, η элементов ИЛИ, η триггеров блокировки, элемент И на η входов, элемент задержки, η выходных триггеров, соединенных по предлагаемому принципу, то получаем устройство выбора минимальной частоты из входных частот.

Claims

Формула изобретения Цифровой частотный дискриминатор, содержащий первый, второй и третий

1471294 . о счетчики импульсов, входы сброса которых объединены, а счетные входы соединены соответственно с первой, второй и третьей входными шинами, мажоритарный элемент, первый, второй и третий входы которого соединены с выходом и управляющим входом соответственно первого, второго и треть1Q его счетчиков импульсов, первый, второй и третий триггеры, С-входы которых объединены, четвертый триггер, отличающийся тем, что, с целью повышения надежности ₁₅ работы, в негр введены пятый и шестой триггеры, первый, второй и третий элементы ИЛИ и элемент задержки, причем выход мажоритарного элемента через элемент задержки соединен с 2Q С-входом второго триггера и входом сброса первого счетчика импульсов, выход которого соединен с S-входом четвертого триггера и первыми входами первого и третьего элементов ИЛИ, 25 выход второго счетчика импульсовсоединен с S-входом пятого триггера и вторыми входами первого и третьего элементов ИЛИ, выход третьего счетчика импульсов соединен с S30 входом шестого триггера и вторым входом второго и первым входом первого элементов ИЛИ, выходы первого, второго и третьего элементов ИЛИ соединены соответственно с R-входами четвертого, пятого и шестого триггеров, выходы которых соединены соответственно с D-входами первого, второго и третьего триггеров.