SU1462391A1 - Information transmitting device - Google Patents

Information transmitting device Download PDF

Info

Publication number
SU1462391A1
SU1462391A1 SU874310961A SU4310961A SU1462391A1 SU 1462391 A1 SU1462391 A1 SU 1462391A1 SU 874310961 A SU874310961 A SU 874310961A SU 4310961 A SU4310961 A SU 4310961A SU 1462391 A1 SU1462391 A1 SU 1462391A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
memory block
information
Prior art date
Application number
SU874310961A
Other languages
Russian (ru)
Inventor
Наталия Константиновна Архипова
Виктор Генрихович Микуцкий
Леонид Семенович Нагирнер
Original Assignee
Государственный всесоюзный центральный научно-исследовательский институт комплексной автоматизации
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственный всесоюзный центральный научно-исследовательский институт комплексной автоматизации filed Critical Государственный всесоюзный центральный научно-исследовательский институт комплексной автоматизации
Priority to SU874310961A priority Critical patent/SU1462391A1/en
Application granted granted Critical
Publication of SU1462391A1 publication Critical patent/SU1462391A1/en

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

Изобретение относитс  к инфор- мационно -измерительной технике и- может использоватьс  в телеметрических системах. Устройство производит опрос телеметрируемых параметров и интегральное накопление этих параметров . За счет использовани  побитной обработки параметров повышаетс  информативность устройства. Устройство содержит счетчик I , коммутатор 2, узел 3 сжати  данных, включающий в себ  пороговый элемент 4, триггер 5, элемент И 6, блок 7 пам ти и:ре-. зистор 8, сумматор 10 по модулю два, блок 13 синхронизации, триггер 12, элемент ИИ, блок пам ти 9 и шину 4 единичного потенциала. 3 ил. с %б (ЛThe invention relates to information measuring technique and can be used in telemetry systems. The device polls telemetry parameters and the integral accumulation of these parameters. By using bitwise parameter processing, the information content of the device is improved. The device comprises a counter I, a switch 2, a data compression node 3, including a threshold element 4, a trigger 5, an AND 6 element, a memory block 7, and: re-. a resistor 8, an adder 10 modulo two, a synchronization unit 13, a trigger 12, an AI element, a memory unit 9, and a single potential bus 4. 3 il. c% b (L

Description

Фиг. /FIG. /

Изобретение относитс  к информационно-измерительной технике и може использоватьс  в телеметрических системах дл  накоплени  интегральны значений измер емых параметров.The invention relates to information-measuring technology and can be used in telemetry systems for accumulating integral values of measured parameters.

Цель изобретени  - повьппение информативности устройства.The purpose of the invention is to understand the information content of the device.

На фиг. 1 изображена структурна  схема устройстваJ на фиг. 2 - функциональна  схема блока синхронизации; на фиг. 3 - временные диаграм- i мы, по сн ющие работу блока синхро- I низации.FIG. 1 is a block diagram of the deviceJ in FIG. 2 - functional block diagram; in fig. 3 - time diagrams i, explaining the operation of the synchronization unit.

I Устройство дл  передачи информа- ; ции содержит счетчик 1 , коммутатор 2, узел 3 сжати  данных, выполненный на пороговом элементе 4, первом триггере 5, первом элементе И 6, первом блоке 7 пам ти и ограничи- iтельном элементе (резисторе) 8, вто- I рой блок 9 пам ти, сумматор 10 по ;модулю два, второй элемент И 11, вто ; рой триггер 12, блок 13 синхрониза- :ции, шину 14 единичного потенциала, ;тактовый 15 и управл ющие 16 входы I и первый 17 - седьмой 23 выходы блока 13 синхронизации.I device for transmitting information; contains 1, switch 2, node 3 data compression performed on the threshold element 4, the first trigger 5, the first element AND 6, the first memory block 7 and the limiting element (resistor) 8, the second I block 9 memory ti, adder 10 modulo two, the second element And 11, wto; swarm trigger 12, synchronization block 13, unit potential bus 14, clock 15 and control 16 inputs I and the first 17 - seventh 23 outputs of synchronization block 13.

Блок 13 синхронизации содержит элементы НЕ 24 и 25, элемент 26 заде жки, трш геры 27-29, элемент 30 неравнозначности , элемент 31 задержки элементы И-НЕ 32 и 33, элементы И ;34 и 35 и элемент И-НЕ 36. I Устройство работает следующим об- :разом.The synchronization unit 13 contains the elements 24 and 25, the element 26 of the test, the third 27-29, the element 30 of unequalities, the element 31 of the delay elements AND-HE 32 and 33, the elements AND; 34 and 35 and the element AND-NOT 36. I The device works as follows:

На информационные входы устройства поступают сигналы от датчиков с дискретными уровн ми О и 1. Дл  каждого информационного входа в блоке 9 пам ти хранитс  значение измер емого параметра, которое увеличиваетс  на единицу, если на входе произошло изменение сигнала О в 1.The information inputs of the device receive signals from sensors with discrete levels O and 1. For each information input in memory block 9, the value of the measured parameter is stored, which increases by one if the input signal has an O change in 1.

По тактовому входу устройства на блок 13, синхронизации поступает импульсна  последовательность, котора  вызывает по вление на его выходах управл ющих сигналов в соответствии с временной диаграммой на фиг. 3. Импульсы с выхода 18 блока 13 постуг(ают на счетный вход счетчика 1 , выходы старших разр дов которого подключены к адресным входам коммутатора 3. Старшие разр ды счетчика 1 задают также адрес  чейки в блоке 7 пам ти, котора  хранит предыдущее значение опрашиваемого канала.At the clock input of the device to the block 13, the synchronization receives a pulse sequence, which causes the appearance at the outputs of the control signals in accordance with the timing diagram in FIG. 3. Pulses from output 18 of block 13 are postulated (sent to the counting input of counter 1, the high-order outputs of which are connected to the address inputs of the switch 3. The high-order bits of counter 1 also specify the cell address in memory block 7, which stores the previous value of the polled channel .

623912623912

На каждом цикле опроса узел 3 сжати  данных формирует на выходе элемента И 6 импульс, если по отношениюAt each polling cycle, node 3 data compression generates a pulse at the output of the element And 6, if

5 к предьщущему циклу опроса на данном входе произошло изменение сигнала О и 1, Этот импульс устанавливает в 1 триггер 12.5 to the previous polling cycle at this input, a change in the signal O and 1, This pulse sets to 1 trigger 12.

В цикле опроса каждого информаци10 онного входа устройства на выходе блока 9 пам ти последовательно начина  с младшего разр да формируетс  двоичньй код измер емого параметра опрашиваемого канала. Адреса  чеекIn the polling cycle of each information input device at the output of memory block 9, the binary code of the measured parameter of the polled channel is generated starting from the low-order bit. Cell addresses

15 блока 9 пам ти дл  каждого бита измер емого параметра задаютс  с помощью младших ра зр дов счетчика 1 . Дл  увеличени  значени  измер емого параметра на единицу служит схема,15 of the memory block 9 for each bit of the parameter being measured are set using the lower order of the counter 1. To increase the value of the measured parameter by one, the circuit

20 содержаща  сумматор 10, триггер 12 и элемент И 11. Триггер 12 фикси520 containing adder 10, trigger 12 and element 11. Trigger 12 fix5

00

5five

рует изменение .состо ни  входа, а также служит дл  формировани  сигнала переноса в следующий разр д. Новое значение каждого разр да измер емого параметра с выхода сумматора IО записьшаетс  в  чейку блока 9 по тому же адресу. При возникновении переноса в следующий разр д от элемента И 11 подтверждаетс  взведенное состо ние триггера 12. Содержимое блока 9 может быть считано с выхода устройства одновременно с приращением параметра либо в какой- либо другой момент времени.It changes the input state, and also serves to generate the transfer signal to the next bit. The new value of each bit of the measured parameter from the output of the adder IO is written to the cell of block 9 at the same address. If a transfer occurs to the next bit from And 11, the cocked state of trigger 12 is confirmed. The contents of block 9 can be read from the output of the device simultaneously with the increment of the parameter or at some other time.

Узел 3 сжати  данных работает в , соответствии со следующей таблицей истинности:The data compression node 3 operates in accordance with the following truth table:

Как следует из таблицы, сигнал на выходе узла 3 возникает при изAs follows from the table, the signal at the output of node 3 occurs when

менении сигнала из состо ни  О в состо ние 1. В том случае, когда сигнал, поступающий с выхода коммутатора 2, имеет уровень О или 1, в соответствующ то  чейку блока 7 запйсьгоаетс  новое состо ние опрашиваемого входа. Если сигнал , поступающ1;1Й с выхода коммутатора 2, искажен помехой и имеет промежуточное значение между О и 1, в соответствующей  чейке блока 7 пам ти сохран етс  прежнее значение. В этом случае на первом входе порогового элемента 4 через резистор 8 действует сигнал высокого уровн , соответствующий 1. Состо ние выхода порогового элемента 4 определ етс  состо нием его второго входа. В соответствую- щую  чейку блока 7 вновь записываетс  прежнее состо ние опрашиваемого входа устройства. Величина резистора 8 определ етс  используемой элементной базой и заданной помехоустойчивостью. В качестве порогового элемента 4 применен триггер Шидта с элементом И на входе. Блок 13 синхронизации обеспечивает формирование управл ющих сигналов в соответствии с временной диаграммой на фиг. 3. На выходе блока 13 действуют следующие сигналы: 18-1 - счетные импульсы 18-2- сигнал разрешени  счета-, 17 - стробы записи и чтени  блока 7 пам ти; 19 - строб-.триггера 5; 20 - импульс сброса триггера 5; 22 - сигнал чтени  (записи) блоков 7 и 9 пам ти-, 21 - стробы записи и чтени  блока 9 пам ти; 23 - строб триггера 12.changing the signal from state 0 to state 1. In the case when the signal from the output of switch 2 is at level O or 1, a new state of the polled input is recorded in the corresponding cell of block 7. If the signal received from the output of switch 2 is corrupted by interference and has an intermediate value between O and 1, the previous value is stored in the corresponding cell of memory block 7. In this case, the first input of the threshold element 4 through a resistor 8 is a high level signal corresponding to 1. The output state of the threshold element 4 is determined by the state of its second input. The previous state of the polled input of the device is again recorded in the corresponding cell of block 7. The magnitude of the resistor 8 is determined by the element base used and the specified noise immunity. As a threshold element 4, a Schidt trigger with an AND input element is applied. The synchronization unit 13 provides for the generation of control signals in accordance with the timing diagram of FIG. 3. At the output of block 13, the following signals act: 18-1 - counting pulses 18-2 - the signal for the resolution of the account-, 17 - the write and read gates of the memory block 7; 19 - strobe-trigger 5; 20 - pulse reset trigger 5; 22 — read (write) signal of blocks 7 and 9 of memory, 21 — write and read gates of block 9 of memory; 23 - the strobe trigger 12.

Устройство реализовано на следующих элементах: счетчик 1 - К561ИЕ10 блок 7 и 9 пам ти - К561РУ2, пороговый элемент 4 - К561ТЛ1, коммутатор 2 - К561КП2, сумматор 10 - К561ЛП2. В качестве базового объекта прин т блок У-81, вход щий в состав телемеханического комплекса УВТК-УН. Блок У-81 использует суммирующий счетчик дл  каждого канала и обеспечивает опрос четырех входных канало Разработанный блок У-90, в котором реализовано предложенное устройство на том же конструктиве (одна плата УТК), позвол ет опрашивать 64 входных канала. При среднем числе каналов на одно устройство комплекса 64 одна плата блока У-90 позвол ет The device is implemented on the following elements: counter 1 - K561IE10 memory block 7 and 9 - K561RU2, threshold element 4 - K561TL1, switch 2 - K561KP2, adder 10 - K561LP2. The U-81 block, which is part of the UHF-UN telemechanical complex, is taken as the base object. Block U-81 uses a summing counter for each channel and provides polling for four input channels. The developed block U-90, in which the proposed device is implemented on the same design (one TCA), allows 64 input channels to be polled. With an average number of channels per device of complex 64, one board of the U-90 unit allows

ю 15 20 40 Ju 15 20 40

23912391

заменить 8 плат У-81. Таким образом, устройство обеспечивает по сравнению с базовым объектом сокращение объема оборудовани  за счет использовани  побитной обработки измер - емого параметра, повышение информативности устройства.replace 8 U-81 boards. Thus, the device provides in comparison with the base object a reduction in the amount of equipment due to the use of bitwise processing of the measured parameter, an increase in the information content of the device.

5five

00

0 0

5 0 g 5 0 g

5five

Claims (1)

Формула изобретени Invention Formula Устройство дл  передачи информации , содержащее коммутатор, информационные входы которого  вл ютс  информационными входами устройства, блок синхронизации, первый выход которого соединен с первым управл ющим входом первого блока пам ти, второй блок пам ти, шину единичного потенциала и пороговый элемент, о т- личающеес  тем, что, с целью повьшзени  информативности устройства , в него введены счетчик, триггеры, ограничительный элемент, элементы И и сумматор, выходы первой группы счетчика соединены с соответствующими первыми адресными входами второго блока пам ти и адресными входами блока пам ти и коммутатора , выход коммутатора соединен с первым входом порогового элемента и первым входом ограничительного элемента, вьтход которого подключен к шине единичного потенциала , выход порогового элемента соединен с информационным входом первого триггера, выход которого соединен с первьм входом первого элемента И и информационным входом первого блока пам ти, выход которого соединен с вторыми входами порогового элемента и первого элемента И, вьпсод которого соединен с входом установки в 1 второго триггера , выход которого соединен с первыми входами сумматора и второго элемента И, выход второго элемента И соединен с информационным входом второго триггера, выходы второй группы счетчика соединены с соответствующими вторыми адресными входами второго блока пам ти, управл ющий вход блока синхронизации подключен к одному из выходов второй группы счетчика, тактовый вход блока синхронизации  вл етс  тактовым входом устройства, второй - седьмой выходы блока синхронизации соединены соответственно с входом счетчика, такто вым входом первого триггера и треть15A device for transmitting information containing a switch, the information inputs of which are the information inputs of the device, a synchronization unit, the first output of which is connected to the first control input of the first memory block, the second memory block, a single potential bus and a threshold element the fact that, in order to increase the information content of the device, a counter, triggers, a restriction element, And elements and an adder, the outputs of the first group of the counter are connected to the corresponding first address in By the signals of the second memory block and the address inputs of the memory block and the switch, the switch output is connected to the first input of the threshold element and the first input of the restricting element, whose output is connected to the unit potential bus, the output of the threshold element is connected to the information input of the first trigger, the output of which is connected to the first input of the first element AND and the information input of the first memory block, the output of which is connected to the second inputs of the threshold element and the first element AND whose output is connected to installation in 1 of the second trigger, the output of which is connected to the first inputs of the adder and the second element And, the output of the second element And is connected to the information input of the second trigger, the outputs of the second group of the counter are connected to the corresponding second address inputs of the second memory block, the control input of the synchronization block connected to one of the outputs of the second group of the counter, the clock input of the synchronization unit is the clock input of the device, the second - seventh outputs of the synchronization unit are connected respectively to the input of the first trigger input and the third 15 7/7 / иг.2 15 12516 1 гig.2 15 12516 1 g Г « - ;ПГ1ГиТ.. .TnTLTLT 22 JlJTJTr...JTJT-n-rL.G "-; PG1GiT. .TnTLTLT 22 JlJTJTr ... JTJT-n-rL. 16sixteen 1717 20 1920 19 18-г 18g -1Л-ПГ -1L-PG 21 ЛПЛЛЛЛГ ...ТШ ШЛПЛ.21 LLLLLG ... TSH ShPLPL. иик/ю/7роса одного вкоддiik / u / 7rosa one vkodd ...тлг... tgg
SU874310961A 1987-07-17 1987-07-17 Information transmitting device SU1462391A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874310961A SU1462391A1 (en) 1987-07-17 1987-07-17 Information transmitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874310961A SU1462391A1 (en) 1987-07-17 1987-07-17 Information transmitting device

Publications (1)

Publication Number Publication Date
SU1462391A1 true SU1462391A1 (en) 1989-02-28

Family

ID=21329623

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874310961A SU1462391A1 (en) 1987-07-17 1987-07-17 Information transmitting device

Country Status (1)

Country Link
SU (1) SU1462391A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Модуль коммутации и преобразовани частотных сигналов A61I-23: Руководство по эксплуатации 3.038.011 РЭ. Авдеев Б.Я., Антонюк Е.М. и др. Адаптивные телеизмерительные системы.-Л.: Энергоиздат, 1981, с. 100, рис. 3-26. *

Similar Documents

Publication Publication Date Title
SU1462391A1 (en) Information transmitting device
SU1109731A1 (en) Device for collecting information from digital data transmitters
SU1734109A1 (en) Pulse counting device
SU1377846A1 (en) Data input device
SU1128255A1 (en) Device for conducting order of information receiving
SU1550521A1 (en) Multichannel device for input of information from two-position transducers
SU1319077A1 (en) Storage
SU1367045A1 (en) Memory-checking device
SU1529435A1 (en) Pulse sequence selector
SU1541622A1 (en) Device for interfacing computing machine with data transmission equipment
SU1386989A2 (en) Data sorting device
SU448458A1 (en) Input device
SU1108438A1 (en) Device for detecting extremum number
SU1705874A1 (en) Device for checking read/write storages
SU1751859A1 (en) Multichannel converter of series-to-parallel code
SU720507A1 (en) Buffer memory
SU1187278A1 (en) Device for input of information from coordinate keyboard
SU1059559A1 (en) Device for implementing input of information from discrete-type transduers
SU1697071A1 (en) Orthogonal signal generator
SU1173384A1 (en) Apparatus for measuring pulse duration
SU1755270A1 (en) Quasi-orthogonal signal generator
SU1200400A1 (en) Pulse shaper
SU1383324A1 (en) Device for delaying digital information
SU799119A1 (en) Discriminator of signal time position
SU383042A1 (en) FORMER OF CODE COMBINATIONS